Patent CA660415A successfully refreshed from Google Patents.
Patent US5376212A successfully refreshed from Google Patents.
Patent EP0248779A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0248779A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Process for producing positive patterns in a photoresist layer

Assignee: UCB SA
•
Filing: 1987-05-06
•
Granted: —
•
Expires: 2007-05-06
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French Ce procédé comporte les stades suivants: (a) le recouvrement d'un substrat par une couche de résine photosensible comprenant un polymère porteur de groupes fonctionnels, de préférence phénolique, mélangé ou lié à un agent de réticulation photosensible, tel qu'un bis-arylazide, (b) l'exposition à la lumière visible ou ultraviolette de la couche à travers un masque, (c) le traitement de la couche par un composé de silicium (p.e. hexaméthyldisilazane) et (d) le développement par voie sèche par gravure au plasma (p.e. un plasma d'oxygène), pour enlever les parties irradiées de la couche. Le composé de silicium diffuse sélectivement dans les parties non irradiées de la couche et se fixe dans ces parties; par la gravure sèche, il se forme un masque d'oxyde de silicium qui protège ces parties non irradiées pendant cette opération. This process comprises the following stages: (a) covering a substrate with a layer of photosensitive resin comprising a polymer carrying functional groups, preferably phenolic, mixed or bonded to a photosensitive crosslinking agent, such as a bis- arylazide, (b) exposure to visible or ultraviolet light of the layer through a mask, (c) treatment of the layer with a silicon compound (eg hexamethyldisilazane) and (d) dry development by etching plasma (eg oxygen plasma), to remove the irradiated parts of the layer. The silicon compound diffuses selectively in the non-irradiated parts of the layer and fixes in these parts; by dry etching, a silicon oxide mask is formed which protects these non-irradiated parts during this operation. Application à la fabrication de circuit intégrés. Application to the manufacture of integrated circuits.

Inventors

  • 👤 Bruno Roland
  • 👤 August Vrancken

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-06 08:25
CPC Classifications
G; G03; G03F; G03F7/00; G03F7/26; G03F7/36; G03F7/004; G03F7/008; G03F7/265

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

EP0040535A1 Cited
GB2079481A Cited
US4465768A Cited
EP0083078A2 Cited
EP0136130A2 Cited
EP0135900A2 Cited
EP0161476A2 Cited
EP0204253A2 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag