Method of manufacturing a short channel insulated field effect transistor; and corresponding transistor

Abstract

Abstract Translated from French Pour réaliser la région de grille du transistor, on forme, sur la surface supérieure d'une première couche senti-conductrice ou conductrice (3) disposée sur une couche primaire isolante (2) recouvrant ladite zone prédéterminée de substrat (1), une structure étagée comportant une couche superficielle ayant une épaisseur choisie et formant une marche, et on forme, à l'endroit de ladite marche, à partir d'une gravure anisotrope de ladite couche superficielle, une région saillante (11) comportant au moins une partie centrale (11) formée par la partie résiduelle non gravée de la couche superficielle, dont la largeur au pied L, reliée à l'épaisseur de la couche superficielle, définit la longueur du canal du transistor. On effectue ensuite une gravure anisotrope du bloc formé à l'étape a) de façon à graver, sur la totalité de son épaisseur, la partie de la première couche semi-conductrice ou conductrice (3) s'étendant de part et d'autre de ladite région saillante. La région semi-conductrice ou conductrice de grille est définie au moins par la zone résiduelle non gravée de ladite première couche, et est isolée du substrat par la partie de la couche primaire isolante située sous ladite zone résiduelle non gravée de la première couche semi-conductrice ou conductrice (3). <IMAGE> To produce the gate region of the transistor, a structure is formed on the upper surface of a first felt-conductive or conductive layer (3) disposed on a primary insulating layer (2) covering said predetermined area of substrate (1). stepped comprising a surface layer having a selected thickness and forming a step, and a projecting region (11) comprising at least one central part is formed at the location of said step, from an anisotropic etching of said surface layer (11) formed by the non-etched residual part of the surface layer, the width at the bottom L, connected to the thickness of the surface layer, defines the length of the transistor channel. An anisotropic etching of the block formed in step a) is then carried out so as to etch, over its entire thickness, the part of the first semiconductor or conductive layer (3) extending on either side. of said projecting region. The semiconductor or gate conductive region is defined at least by the unetched residual area of said first layer, and is isolated from the substrate by the part of the primary insulating layer located under said unetched residual area of the first semi-layer conductor (3). <IMAGE>

Inventors

• 👤 Alain Straboni
• 👤 Hervé Mingam

Bibliographic Details