Patent EP0219641A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0219641A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Integrated circuit comprising bipolar and complementary MOS transistors on a common substrate, and method of making the same

Assignee: Siemens AG
•
Filing: 1986-08-19
•
Granted: —
•
Expires: 2006-08-19
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei einer integrierten Bipolar (A)- und komplentäre MOS-Transistoren (B, C) enthaltenden Schaltung, bei der die Emitteranschlüsse (37) des Bipolar-Transistors (A), sowie die Gate-Elektroden (35, 36) der MOS-Transistoren (B, C) aus dem gleichen Material und aus einem Silizid oder aus einer Doppelschicht Polysilizium (32)/Silizid (33) bestehen, sind die Emitter-Basisanschlüsse selbstjustierend zueinander angeordnet und der Kollektor als vergrabene Zone (3) und sein Anschluß (6) ringförmig um den Transistor (A) ausgebildet. Durch den justierunabhängigen Abstand von Emitter (38) zu Basiskontakt (43) wird der Basisbahnwiderstand klein gehalten und eine weitere Reduzierung des Platzbedarfes erreicht. Die Dotierung von Bipolar-Emitter (A) und n-Kanal-Source/Drain (B) erfolgt voneinander unabhängig. Das Verfahren zur Herstellung der integrierten Schaltung (ABC) verwendet das n-dotierte Gatematerial (35, 36) der MOS-Transistoren (B, C) als Diffusionsquelle und als Anschluß (37) für die Emitter (38) der Bipolar-Transistoren (A) und benötigt keinen zusätzlichen Photolithographieschritt. Durch den ringförmigen tiefen Kollektoranschluß (3, 6) ergibt sich eine Verringerung des Kollektorbahnwiderstandes sowie eine erhöhte Latch-up-Festigkeit. Die integrierte Halbleiterschaltung wird in VLSI-Schaltungen mit hohen Schaltgeschwindigkeiten verwendet. In the case of an integrated bipolar (A) and complementary MOS transistors (B, C), in which the emitter connections (37) of the bipolar transistor (A) and the gate electrodes (35, 36) of the MOS transistors (B, C) are made of the same material and consist of a silicide or a double layer of polysilicon (32) / silicide (33), the emitter base connections are arranged in a self-adjusting manner with respect to one another and the collector as buried zone (3) and its connection (6 ) formed in a ring around the transistor (A). Due to the adjustment-independent distance from emitter (38) to base contact (43), the base path resistance is kept low and a further reduction in the space requirement is achieved. The bipolar emitter (A) and the n-channel source / drain (B) are doped independently of one another. The method for producing the integrated circuit (ABC) uses the n-doped gate material (35, 36) of the MOS transistors (B, C) as a diffusion source and as a connection (37) for the emitters (38) of the bipolar transistors (A ) and does not require an additional photolithography step. The annular deep collector connection (3, 6) results in a reduction in the collector track resistance and an increased latch-up strength. The semiconductor integrated circuit is used in VLSI circuits with high switching speeds.

Inventors

  • 👤 Franz Dr. Neppl
  • 👤 Josef Dr. Winnerl

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-06 10:50
CPC Classifications
H; H10; H10W; H10W20/00; H10W20/01; H10D; H10D84/00; H10D84/01; H10D84/0107; H10D84/0109; H10D84/02; H10D84/03; H10D84/038; H10D84/40; H10D84/401; H10W20/031; H10W20/064; H10W20/066; Y; Y10; Y10S; Y10S148/00; Y10S148/009

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US4256515A Cited
EP0051500B1 Cited
EP0101000A2 Cited
EP0139266A2 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag