Integrated semiconductor circuit, comprising bipolar and MOS transistors on the same chip, and method of making the same
Abstract
Abstract Translated from German Die Erfindung betrifft eine integrierte Halbleiterschaltung mit mindestens einem Bipolartransistor (17) und mindestens einem MOS-Feldeffekttransistor (18) auf einem Chip, bei der die Kontakte aus der Metall-Leiterbahnebene zu den diffundierten aktiven Emitter (8)- und Kollektorbereichen (5) des Bipolartransistors (17) sowie die Gate-Elektrode (9) des MOS-Transistors (18) aus einem Silizid (10) eines hochschmelzenden Metalles wie Tantal, Wolfram, Molybdän oder Titan bestehen, sowie ein Verfahren zu ihrer Herstellung. Neben der erreichten Unabhängigkeit vom Metallisierungsraster und der Niederohmigkeit der Verdrahtung ermöglicht die Verwendung des Silizids (10) in Verbindung mit der Hochtemperaturbeständigkeit des Silizids die gleichzeitige Verwundung als Implantationsmaske. Die Erfindung dient der Herstellung von Bipolar/MOS-Bauelementen ohne Mehraufwand auf einem Chip. The invention relates to an integrated semiconductor circuit with at least one bipolar transistor (17) and at least one MOS field effect transistor (18) on a chip, in which the contacts from the metal interconnect level to the diffused active emitters (8) and collector areas (5) of the Bipolar transistor (17) and the gate electrode (9) of the MOS transistor (18) consist of a silicide (10) of a high-melting metal such as tantalum, tungsten, molybdenum or titanium, and a method for their production. In addition to the independence achieved from the metallization grid and the low impedance of the wiring, the use of the silicide (10) in conjunction with the high-temperature resistance of the silicide enables simultaneous wounding as an implantation mask. The invention is used to produce bipolar / MOS components on a chip without additional effort.
Inventors
- 👤 Franz Dr. Neppl
- 👤 Ulrich Dr. Schwabe
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.