Full pipeline co-occurrence memory controller

Abstract

Abstract Translated from Japanese (57)【要約】 （修正有） 【目的】複数のサイクルを同時に駆動する。 【構成】メモリ制御器の各ステートマシーンがその機能 を完了すると、その次のスタートのために待機し、又は 進行指示をする。サイクルの前半部分を分担するステー トマシーンは、サイクルの後半部分を分担するステート マシーンがタスクを完了する前に、次サイクルでタスク を始める。メモリ制御器は、各々がその関連したバスと 構成要素のある相互作用を分担し、フロントエンドブロ ック、メモリブロック及びホストブロックとして論理上 組織される。メモリ制御器は、異なった速度のメモリデ バイスを個々の基準で用い、各メモリデバイスがその仕 様速度で操作される。メモリ速度は、メモリの各ブロッ ク毎に記憶され、メモリサイクルが発生している時に、 ステートマシーンに呼び出して、メモリデバイスのタイ ミングの変更を達成する。 (57) [Summary] (Modified) [Purpose] To drive multiple cycles simultaneously. When each state machine of the memory controller completes its function, it waits for the next start or gives an instruction to proceed. The state machine that shares the first half of the cycle starts the task in the next cycle before the state machine that shares the second half of the cycle completes the task. The memory controllers each share certain interactions with their associated buses and components, and are logically organized as front end blocks, memory blocks and host blocks. The memory controller uses memory devices of different speeds on an individual basis and each memory device is operated at its specified speed. The memory speed is stored for each block of memory, and when a memory cycle is occurring, Call the state machine to accomplish the memory device timing change.

Inventors

• 👤 John A Landry
• 👤 ジョン・エイ・ランドリー
• 👤 Gary W Thome
• 👤 ガリー・ダブリュー・ソーム
• 👤 Paul A Santeler
• 👤 ポール・エイ・サンテーラ
• 👤 Randy M Bonella
• 👤 ランディー・エム・ボネーラ
• 👤 Michael J Collins
• 👤 マイクル・ジェイ・コリンズ

Bibliographic Details