Highly integrated EPROM device laid out in a grid and having an altered coupling factor and a redundancy capability

Abstract

Abstract Translated from French La présente invention concerne une mémoire non-volatile électriquement programmable composée d'un réseau de lignes de mot (LM2) s'étendant suivant une première direction dite de rangée, et de lignes de bit (LB2 à LB4) s'étendant suivant une deuxième direction dite de colonne. Une zone conductrice (25) réalisée par un deuxième niveau de silicium polycristallin contacte et recouvre la grille flottante (23) de chaque transistor en débordant dans la direction des rangées. La zone conductrice (25) dans chaque transistor est en regard de la ligne de mot connectée au transistor, cette ligne de mot correspondant, à l'emplacement des zones conductrices, à la grille de commande (28). The present invention relates to an electrically programmable non-volatile memory composed of a network of word lines (LM2) extending in a first direction called row, and bit lines (LB2 to LB4) extending in a second so-called column direction. A conductive zone (25) produced by a second level of polycrystalline silicon contacts and covers the floating gate (23) of each transistor by projecting in the direction of the rows. The conductive area (25) in each transistor is opposite the word line connected to the transistor, this word line corresponding, at the location of the conductive areas, to the control gate (28).

Inventors

• 👤 Albert Bergemont

Bibliographic Details