← Back to Patent Explorer
EP0351001A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method for making a semi-conductor device with at least one level of interconnection with small dimensioned via holes

Assignee: Koninklijke Philips NV
•
Filing: 1989-07-06
•
Granted: —
•
Expires: 2009-07-06
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French Procédé comportant, entre autres, le dépôt d'une première couche (15) à base d'aluminium par une méthode classique assurant un faible pouvoir couvrant, le dépôt d'une seconde couche conductrice (16) assurant le remplissage des cavités laissées par l'opération précédente, le retrait au moins substantiel de la seconde couche (16) en dehors desdites cavités, et le découpage des lignes d'interconnexion (18). La seconde couche conductrice (16) est constituée d'aluminium ou d'un alliage d'aluminium et est déposée par pulvérisation cathodique avec polarisation continue du substrat, à une température assez élevée pour réaliser une planarisation du dépôt et donc le remplissage des cavités. Application à la microélectronique (procédés submicroniques). Method comprising, among other things, the deposition of a first layer (15) based on aluminum by a conventional method ensuring a low covering power, the deposition of a second conductive layer (16) ensuring the filling of the cavities left by the previous operation, the at least substantial withdrawal of the second layer (16) outside said cavities, and the cutting of the interconnection lines (18). The second conductive layer (16) consists of aluminum or an aluminum alloy and is deposited by sputtering with continuous polarization of the substrate, at a temperature high enough to achieve planarization of the deposit and therefore the filling of the cavities. Application to microelectronics (submicron processes).

Inventors

  • 👤 René Penning de Vries

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-08 14:31
CPC Classifications
H; H10; H10W; H10W20/00; H10W20/01; H10W20/031; H10W20/056; H10W10/00; H10W10/01; H10W10/011; H10W20/062

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US4486946A Cited
EP0168828A2 Cited
EP0257277A2 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag