Patent EP0258141A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0258141A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

MIS integrated circuit such as an EPROM memory cell, and method of making the same

Assignee: Commissariat à l'Énergie Atomique et Aux Énergies Alternatives
•
Filing: 1987-08-19
•
Granted: —
•
Expires: 2007-08-19
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French Circuit intégré MIS tel qu'une cellule de mémoire EPROM et son procédé de fabrication. Une cellule mémoire EPROM intégré sur un substrat semiconducteur (56) selon l'invention comporte (a) des points mémoires (50) isolés les uns des autres, comprenant chacun un empilement (58) de matériaux formé d'un premier isolant (60), en contact avec le substrat, d'une première et d'une seconde grilles (62, 66) séparées l'une de l'autre par un second isolant (64), la première grille étant au contact du premier isolant, une source (52) et un drain (54) formés dans le substrat de part et d'autre de l'empilement (58) de grilles, et un canal, dont la longueur est orientée selon une première direction (Y), (b) des premières lignes métalliques (76) parallèles à la première direction pour appliquer des signaux électriques sur lesdits empilements, et (c) des secondes lignes conductrices (78) parallèles à une seconde direction (X) perpendiculaire à la première direction réalisés sur les drains pour appliquer des signaux électriques sur ces drains. Integrated MIS circuit such as an EPROM memory cell and its manufacturing process. An EPROM memory cell integrated on a semiconductor substrate (56) according to the invention comprises (a) memory points (50) isolated from each other, each comprising a stack (58) of materials formed of a first insulator (60) , in contact with the substrate, first and second grids (62, 66) separated from each other by a second insulator (64), the first grid being in contact with the first insulator, a source (52) and a drain (54) formed in the substrate on either side of the stack (58) of grids, and a channel, the length of which is oriented in a first direction (Y), (b) of first metal lines (76) parallel to the first direction for applying electrical signals to said stacks, and (c) second conductive lines (78) parallel to a second direction (X) perpendicular to the first direction made on the drains to apply electrical signals on these drains.

Inventors

  • 👤 Pierre Jeuch
  • 👤 Michel Heitzmann

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-05 08:07
CPC Classifications
H; H10; H10B; H10B41/00; H10B69/00; H10D; H10D30/00; H10D30/60; H10D30/68; H10D30/681; H10W; H10W10/00; H10W10/01; H10W10/011; H10W10/012; H10W10/10; H10W10/13

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

GB2060999A Cited
DE3103143A1 Cited
FR2523354A1 Cited
EP0109853A2 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag