Method of producing highly integrated complementary MOS field-effect transistor circuits

Abstract

Abstract Translated from German Die Erfindung betrifft ein Verfahren zum Herstellen von hochintegrierten komplementären MOS-Feldeffekttransistorschaltungen (CMOS-Schaltungen), bei dem durch Einbau einer weiteren epitaxialen Schicht (9) und hochimplantierter Bereiche (6, 28) in die untere, epitaxiale Schicht (2), aus denen die Wannen durch Ausdiffusion in die obere epitaxiale Schicht (9) erzeugt werden, die Latch-up-Festigkeit der n- und p-Kanal-CMOS-FETs bei gleichbleibenden guten Transistoreigenschaften erhöht wird. Dies ermöglicht neben dem Einstellen optimaler Transistoreigenschaften aufgrund der erniedrigten lateralen Diffusion einen geringeren n<+>/p<+>-Abstand und damit eine höhere Packungsdichte mit verbesserter Latch-up-Festigkeit. The invention relates to a method for producing highly integrated complementary MOS field effect transistor (CMOS) circuits, in which, by incorporating a further epitaxial layer (9) and highly implanted regions (6, 28) into the lower, epitaxial layer (2), from which the wells are generated by diffusion into the upper epitaxial layer (9), the latch-up strength of the n- and p-channel CMOS-FETs is increased while the transistor properties remain good. In addition to setting optimal transistor properties, this enables a smaller n <+> / p <+> distance due to the reduced lateral diffusion and thus a higher packing density with improved latch-up strength.

Inventors

• 👤 Franz Dr. Neppl
• 👤 Erwin Dr. Jacobs
• 👤 Josef Dr. Winnerl
• 👤 Carlos-Alberto Dr. Mazurè-Espejo

Bibliographic Details