← Back to Patent Explorer
EP0163871A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of producing gate electrodes composed of double layers made of high-melting metal silicides and doped polycrystalline silicon

Assignee: Siemens AG
•
Filing: 1985-04-15
•
Granted: —
•
Expires: 2005-04-15
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Die Erfindung betrifft ein Verfahren zum Herstellen von aus Doppelschichten aus hochschmelzenden Metallsiliziden und dotiertem polykristallinem Silizium bestehenden Gate-Elektroden, bei dem das polykristalline Silizium (3,13) undotiert vor dem Metallsilizid (4, 14) abgeschieden wird und die Dotierung des Siliziums (3, 13) durch die Erzeugung derSource/Drain-Bereiche (11, 12) durch Ionenimplantation (9, 17) und nachfolgenden Hochtemperaturschritt erreicht wird. Das Verfahren erlaubt die problemlose Herstellung von Polyzid-Gates mit n +- und p +- Polysilizium auf einem Chip ohne technologischen Mehraufwand; außerdem wird durch die dünnen Gateschichten die Planarisierung erleichtert. Das Verfahren wird angewandt bei der Herstellung von hochintegrierten CMOS-Schaltungen. The invention relates to a method for producing gate electrodes consisting of double layers of high-melting metal silicides and doped polycrystalline silicon, in which the polycrystalline silicon (3, 13) is deposited undoped before the metal silicide (4, 14) and the doping of the silicon (3 , 13) by the generation of the source / drain regions (11, 12) by ion implantation (9, 17) and subsequent high temperature step. The method enables the problem-free production of polycide gates with n + and p + polysilicon on one chip without additional technological effort; planarization is also facilitated by the thin gate layers. The method is used in the manufacture of highly integrated CMOS circuits.

Inventors

  • 👤 Franz Dr. Neppl
  • 👤 Ulrich Dr. Schwabe
  • 👤 Konrad Dr. Hieber

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-31 23:15
CPC Classifications
H; H10; H10P; H10P32/00; H10P32/30; H10P32/302; H10D; H10D64/00; H10D64/60; H10D64/66; H10D64/661; H10D64/662; H10D64/663; H10D84/00; H10D84/01; H10D84/0123; H10D84/0126; H10D84/0165; H10D84/0172; H10D84/0174; H10D84/02; H10D84/03; H10D84/038

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

EP0002165A1 Cited
US4329706A Cited
US4362597A Cited
EP0071029A2 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag