Semiconductor power device and method of manufacture

Abstract

Abstract Translated from German Es wird ein solches Bauelement mit mindestens drei aufeinanderfolgenden Schichten vorgestellt, das eine hohe Stromfestigkeit und kleine Verlustleistungen aufweist. Zur Kontaktierung der ersten zwei Schichten (3, 4) besitzt es eine erste(1) und eine zweite metallisierte Kontaktebene (2), die einer ersten Oberfläche eine stufenförmige Struktur aufprägen. Die Stufen sind zwischen 10 und 20 µm hoch und zwischen 20 und 300 µm breit. Das Verhältnis zwischen der Oberfläche der ersten Kontaktebene (1) und der Oberfläche der zweiten Kontaktebene beträgt zwischen 1 und 4. Die erste Schicht (3) ist hochdotiert und maximal 8 µm dick, die zweite Schicht (4) ist niedrigdotiert und maximal 40µm dick. Die erfindungsgemässe Oberflächenstruktur wird im wesentlichen durch ein reaktives Ionenätzprozess mit einer einzelnen Aluminium-Maske erzeugt. Such a component with at least three successive layers is presented, which has a high current resistance and low power dissipation. For contacting the first two layers (3, 4), it has a first (1) and a second metallized contact plane (2), which imprint a step-like structure on a first surface. The steps are between 10 and 20 µm high and between 20 and 300 µm wide. The ratio between the surface of the first contact level (1) and the surface of the second contact level is between 1 and 4. The first layer (3) is highly doped and a maximum of 8 µm thick, the second layer (4) is low doped and a maximum of 40 µm thick. The surface structure according to the invention is essentially produced by a reactive ion etching process with a single aluminum mask.

Inventors

• 👤 Jens Dr. Gobrecht
• 👤 Peter Dr. Roggwiller
• 👤 Roland Dr. Sittig
• 👤 Jan Voboril

Bibliographic Details