← Back to Patent Explorer
EP0060194A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

System for testing failure or good functioning of a circuit consisting of logic components

Assignee: Commissariat à l'Énergie Atomique et Aux Énergies Alternatives
•
Filing: 1982-03-04
•
Granted: —
•
Expires: 2002-03-04
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French L'invention concerne un système de test de la défaillance ou du bon fonctionnement d'un circuit (C) à n composants logiques. Ces composants présentent respectivement une entrée de simulation recevant un signal de simulation de défaillance ou de bon fonctionnement. Le système est caractérisé en ce qu'il comprend des moyens de test (MT) pour mettre chaque composant respectivement en état de défaillance ou de bon fonctionnement et réciproquement, pour une ou plusieurs combinaisons des composants du circuit, les moyens de test présentent une sortie caractéristique (35) qui fournit un signal dont le niveau logique dépend de l'état de défaillance ou de bon fonctionnement et réciproquement, de chacun des composants du circuit. Enfin, le système comprend des moyens d'arrêt (CPRE, BL) pour arrêter les moyens de test (MT), lorsque les tests à effectuer, sont terminés. Application notamment aux tests de circuits électroniques et par analogie, aux tests de circuits hydrauliques. The invention relates to a system for testing the failure or proper functioning of a circuit (C) with n logic components. These components respectively have a simulation input receiving a signal for simulation of failure or correct operation. The system is characterized in that it comprises test means (MT) for putting each component respectively in a state of failure or in good working order and vice versa, for one or more combinations of the components of the circuit, the test means have an output characteristic (35) which provides a signal the logic level of which depends on the state of failure or of correct operation and vice versa, of each of the components of the circuit. Finally, the system includes stop means (CPRE, BL) to stop the test means (MT), when the tests to be carried out, are finished. Application in particular to electronic circuit tests and, by analogy, to hydraulic circuit tests.

Inventors

  • 👤 André Laviron
  • 👤 Claude Berard

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-02 11:28
CPC Classifications
G; G01; G01R; G01R31/00; G01R31/28; G01R31/317; G01R31/3181; G01R31/319; G01R31/31903

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

FR2211659A1 Cited
US3881260A Cited
US3924181A Cited
US3961250A Cited
WO1980001207A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag