Clock distribution method

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】本発明はクロツク分配方法に関し、最適なクロ ツクツリーを容易に構成し得るクロツク分配方法を実現 するようにする。 【解決手段】複数のレジスタを有する大規模集積回路を 解析し、各レジスタ間の最小遅延時間を求める回路解析 ステツプ（ＳＰ２）と、回路解析ステツプで求めた最小 遅延時間の情報を基にクロツクツリーの構造を決定する クロツクツリー決定ステツプ（ＳＰ３）と、クロツクツ リー決定ステツプで決定したクロツクツリーを大規模集 積回路に順次埋め込んで行くクロツクツリー生成ステツ プ（ＳＰ４）とを設け、大規模集積回路の各レジスタに 対してクロツク信号を供給するようにしたことにより、 従来複雑であつた処理手順を簡易な処理手順に定形化し 得、これによつて最適なクロツクツリーを容易に、かつ 短時間で構成し得る。 The present invention relates to a clock distribution method, and realizes a clock distribution method that can easily configure an optimum clock tree. SOLUTION: A large-scale integrated circuit having a plurality of registers is analyzed, and a circuit analysis step (SP2) for obtaining a minimum delay time between each register, and a clock tree of the clock tree based on the information of the minimum delay time obtained by the circuit analysis step. A clock tree determination step (SP3) for determining the structure and a clock tree generation step (SP4) for sequentially embedding the clock tree determined by the clock tree determination step in a large scale integrated circuit are provided, and a clock is provided for each register of the large scale integrated circuit. By supplying the signal, A conventionally complicated processing procedure can be formulated into a simple processing procedure, whereby an optimum clock tree can be easily constructed in a short time.

Inventors

• 👤 Norihisa Shirota
• 👤 典久 代田
• 👤 Yasuhiro Iida
• 👤 康博 飯田
• 👤 Mitsuru Sasano
• 👤 満 笹野
• 👤 Kenichi Sato
• 👤 健一 佐藤

Bibliographic Details