Semiconductor integrated circuit simulation device and simulation method
Abstract
Abstract Translated from Japanese (57)【要約】 【課題】 試作品を作製する前に実動作時における半導 体集積回路内部の電源配線、接地配線の電圧降下を求め ることができる半導体集積回路のシミュレーション装置 を提供する。 【解決手段】 モデル作成手段S2は、自動レイアウト により得られるレイアウト情報F2に基づき、設計対象 たる回路を構成する各回路要素に対応した電流源および これらに対する電源配線、接地配線からなる給電系統モ デルF3を作成する。論理シミュレーション手段S3 は、前記回路の論理シミュレーションを実行し、状態の 変化した回路要素に関するイベント情報を出力する。電 源電圧降下シミュレーション手段S4は、このイベント 情報に従って給電系統モデルF3における該当する電流 源を駆動した状態のシミュレーションを実行し、電源配 線および接地配線の電圧降下を演算する。 (57) Abstract: Provided is a semiconductor integrated circuit simulation device capable of obtaining a voltage drop of a power supply wiring and a ground wiring inside a semiconductor integrated circuit during actual operation before producing a prototype. A model creating unit S2, based on layout information F2 obtained by automatic layout, a power supply system model F3 including a current source corresponding to each circuit element that constitutes a circuit to be designed, and power supply wiring and ground wiring for the current source. To create. Logic simulation means S3 Executes a logic simulation of the circuit and outputs event information regarding the circuit element whose state has changed. The power supply voltage drop simulation means S4 executes a simulation of driving a corresponding current source in the power feeding system model F3 according to the event information, and calculates the voltage drop of the power supply wiring and the ground wiring.
Inventors
- 👤 Masami Nakada
- 👤 昌実 中田
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.