Method for manufacturing CMOS semiconductor device

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】しきい値電圧設定が容易なＣＭＯＳ半導体装置 の製造方法を提供する。 【解決手段】通常と高レベルの２種のＰ及びＮチャネル 型ＭＯＳトランジスタの各しきい値を設定する際、通常 のＮ型トランジスタはＰウエル形成用イオン注入と第 １、第２のインプラ層８、１３とチャネルインプラ層１ ８形成用イオン注入工程により、高レベルのＮ型トラン ジスタは前記Ｐウエル形成用イオン注入と第１のインプ ラ層８形成用イオン注入工程により、通常のＰ型トラン ジスタはＮウエル形成用イオン注入とチャネルインプラ 層１８形成用イオン注入工程により、高レベルのＰ型ト ランジスタはＮウエル形成用イオン注入工程により、各 しきい値を設定するものである。 Kind Code: A1 A method for manufacturing a CMOS semiconductor device in which a threshold voltage can be easily set is provided. SOLUTION: When setting the respective threshold values of two types of P-type and N-channel type MOS transistors, that is, a normal type and a high level type, the normal N-type transistor uses a P well forming ion implantation and first and second implantation layers. 8 and 13 and channel implantation layer 1 The high-level N-type transistor is subjected to the ion implantation step for forming 8 and the ion implantation step for forming the first implanter layer 8 is performed for the high-level N-type transistor. A high level P-type transistor is set by the ion implantation step for forming the implantation layer 18 and each threshold value is set by the ion implantation step for forming the N well.

Inventors

• 👤 Mamoru Kaneko
• 👤 守 金子

Bibliographic Details