Delay circuit

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 本発明は、大規模集積回路において、未使用 となる遅延ゲートや付随回路の発熱を低減する遅延回路 を提供することである。 【解決手段】 遅延回路を多数有するゲートアレイを実 際にシステムに組み込んだとき、実際にどれだけの遅延 量が必要かが判明する。そのゲートアレイをシステムに 組み込んだとき、初期化を行う際に、遅延回路として必 要な遅延量を測定することによって使用されない遅延回 路をさがす。使用されていない遅延回路が判明した場 合、その回路のアンドゲート２０Ｃの入力ＢをＬＯＷレ ベルとなるように設定し、パルスが遅延ゲート１０ａ〜 １０ｎを通過しないように止めてしまう解決手段。 (57) Abstract: It is an object of the present invention to provide a delay circuit for reducing heat generation of an unused delay gate or an associated circuit in a large scale integrated circuit. When actually incorporating a gate array having a large number of delay circuits into a system, it becomes clear how much delay is actually required. When the gate array is incorporated into a system, a delay circuit which is not used is searched for by measuring the amount of delay required as a delay circuit when performing initialization. When the unused delay circuit is found, the input B of the AND gate 20C of the circuit is set to the LOW level and the pulse is delayed by the delay gates 10a to 10a. A solution that stops you from passing through 10n.

Inventors

• 👤 Shinichi Hashimoto
• 👤 伸一 橋本

Bibliographic Details