Phase locked loop circuit and frequency synthesizer using the same

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】固定パルスを印加するとともに位相比較器の入 力に固定パルス幅の遅延を与えることにより、位相比較 器の不感帯から外れた点に収束でき、しかも、固定パル ス幅の変動による位相雑音発生を防止した周波数シンセ サイザを提供する。 【構成】基準信号ｆｒと遅延回路７の出力ｄｉｖ＿Ｄを 入力し位相差を検出する位相比較器１と、チャージポン プ回路２，ループフィルタ３，電圧制御発振器５及び分 周器４と、分周器４の出力ｄｉｖ＿ｏｕｔから一定のパ ルス幅を有するパルス信号を生成するＮＡＮＤ１０−７ から構成され、ＮＡＮＤ１０−７の出力を位相比較器１ の出力ｄｎに加算するように構成する。 【効果】遅延回路７の遅延量に係らず、チャージポンプ ２を制御する２つの信号を同じ位置に同じ幅の信号とす ることができるので、周波数シンセサイザの位相雑音発 生を防止できる。 (57) [Abstract] [Purpose] By applying a fixed pulse and delaying the fixed pulse width to the input of the phase comparator, it is possible to converge to a point outside the dead zone of the phase comparator, Provided is a frequency synthesizer which prevents generation of phase noise due to fluctuations. A phase comparator 1 for inputting a reference signal fr and an output div_D of a delay circuit 7 to detect a phase difference, a charge pump circuit 2, a loop filter 3, a voltage controlled oscillator 5 and a frequency divider 4, and a frequency divider. NAND 10-7 for generating a pulse signal having a constant pulse width from the output div_out of 4 The output of the NAND 10-7 is composed of the phase comparator 1 The output dn is added to the output dn. [Effect] Since the two signals for controlling the charge pump 2 can be made to have the same width and the same width regardless of the delay amount of the delay circuit 7, the phase noise of the frequency synthesizer can be prevented.

Inventors

• 👤 Masaru Kokubo
• 👤 優 小久保
• 👤 Kazuyuki Hori
• 👤 一行 堀
• 👤 Kazuo Watanabe
• 👤 一雄 渡辺

Bibliographic Details