Level detection circuit and step-up power supply generation circuit using the same

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】 基準レベルの電位を変動させない昇圧電源の レベル検知回路を実現する。 【構成】 基準電位発生部１２１は、第１の電源１２４ からＰＭＯＳトランジスタ１６１のしきい値電圧分だけ 低い基準電位１２９を発生する。レベル検知部１２２ は、ダイオード型のＮＭＯＳトランジスタ１２８と、前 記基準電位１２９をゲートに入力したＰＭＯＳトランジ スタ１７０とを有する。昇圧電源１２０が第１の電源１ ２４よりＮＭＯＳトランジスタ２８のしきい値電圧だけ 高くなったときにのみ昇圧電源１２０と接地電源１２５ 間に電流が流れ、出力１３２がＨレベルになる。この 時、昇圧電源１２０からの電流は第１の電源１２４には 流れない。従って、基準電位のレベルを上昇させずに昇 圧レベルの検知が可能であり、基準電位のレベルの上昇 に起因するチップの誤動作がなくなる。 (57) [Summary] [Purpose] To realize a level detection circuit for a boost power supply that does not change the reference level potential. [Configuration] The reference potential generator 121 includes a first power supply 124. Generates a reference potential 129 lower by the threshold voltage of the PMOS transistor 161. Level detector 122 Has a diode type NMOS transistor 128 and a PMOS transistor 170 having the reference potential 129 input to its gate. Step-up power supply 120 is first power supply 1 Only when the threshold voltage of the NMOS transistor 28 is higher than 24, the boost power source 120 and the ground power source 125 A current flows between them, and the output 132 becomes H level. At this time, the current from the boost power source 120 does not flow to the first power source 124. Therefore, the boosted level can be detected without raising the level of the reference potential, and the malfunction of the chip due to the rise of the level of the reference potential is eliminated.

Inventors

• 👤 Hironori Akamatsu
• 👤 寛範 赤松
• 👤 Makoto Kojima
• 👤 誠 小島
• 👤 Tatsumi Sumi
• 👤 辰己 角
• 👤 Akinori Shibayama
• 👤 晃徳 柴山

Bibliographic Details