Semiconductor circuit and manufacturing method thereof
Abstract
Abstract Translated from Japanese (57)【要約】 【目的】 薄膜トランジスタ(TFT)の回路におい て、低リーク電流のTFTと高速動作が可能なTFTを 有する半導体回路およびそのような回路を作製するため の方法を提供する。 【構成】 アモルファスシリコン膜に密着して触媒元素 を有する物質を形成し、もしくはアモルファスシリコン 膜中に触媒元素を導入し、このアモルファスシリコン膜 を、通常のアモルファスシリコンの結晶化温度よりも低 い温度でアニールすることによって、選択的に結晶化を おこない、次に、結晶化しなかった領域をレーザーもし くはそれと同等な強光によって結晶化する。そして、先 に熱アニールによって結晶化した領域をアクティブマト リクス回路の画素回路に使用されるTFTに、後でレー ザーによって結晶化した領域を周辺駆動回路に使用され るTFTに用いる。 (57) Abstract: In a thin film transistor (TFT) circuit, a semiconductor circuit having a low leakage current TFT and a TFT capable of high speed operation, and a method for manufacturing such a circuit are provided. [Structure] A substance having a catalytic element is formed in close contact with the amorphous silicon film, or a catalytic element is introduced into the amorphous silicon film, and the amorphous silicon film is heated at a temperature lower than the crystallization temperature of normal amorphous silicon. By annealing, selective crystallization is performed, and then the uncrystallized region is crystallized by a laser or strong light equivalent thereto. Then, a region crystallized by thermal annealing is used for a TFT used for a pixel circuit of an active matrix circuit, and a region crystallized by a laser later is used for a TFT used for a peripheral drive circuit.
Inventors
- 👤 Toru Takayama
- 👤 徹 高山
- 👤 Kouyuu Chiyou
- 👤 宏勇 張
- 👤 Yasuhiko Takemura
- 👤 保彦 竹村
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.