Pulse phase difference encoding circuit

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】 カウンタを１つにすることのできるパルス位 相差符号化回路を提供する。 【構成】 ２つパルスＰＡ、ＰＢ１の位相差（時間差） を符号化（数値化）するために、リング遅延パルス発生 回路１を周回するパルスをカウントするカウンタ２を１ 個のみ設け、その出力をカウンタ２のあとに並列に設け られた２つのデータラッチ回路３、４に接続し、該各デ ータラッチ回路のラッチタイミングを異なるタイミング にするための遅延回路５を設け、マルチプレクサ８によ るデータラッチ回路３、４の出力の選択方法に対して、 常に安定した出力が得られるようにした。 (57) [Abstract] [Purpose] To provide a pulse phase difference encoding circuit that can have one counter. [Configuration] Phase difference (time difference) between the two pulses PA and PB1 In order to encode (numericalize), the counter 2 which counts the pulses circulating in the ring delay pulse generation circuit 1 is set to 1 The delay circuit 5 is provided to connect only two of the data latch circuits 3 and 4 provided in parallel after the counter 2 and to make the latch timing of each data latch circuit different. Regarding the method of selecting the output of the data latch circuits 3 and 4 by the multiplexer 8, I made it so that a stable output could always be obtained.

Inventors

• 👤 Mitsuaki Kondou
• 👤 充晃 近藤
• 👤 Shigenori Yamauchi
• 👤 重徳 山内
• 👤 Takamoto Watanabe
• 👤 高元 渡辺

Bibliographic Details