Manufacture of semiconductor device

Abstract

Abstract Translated from Japanese (57)【要約】 【目的】リソグラフィー技術で決まる同層配線間隔より も狭い配線間隔の配線構造を持ち、さらに層間絶縁膜の 平坦化が容易にできる半導体装置の製造方法を提供する ことである。 【構成】半導体基板10上に拡散層11と12を形成する。次 に、全面に酸化膜13を形成する。次に、多結晶シリコン 配線14を形成する。次に、全面に酸化膜15を形成する。 次に、ＢＰＳＧ膜16を堆積させてアニールする。次に、 拡散層11へのコンタクト孔を形成し、全面に配線金属を 堆積させ、これをパターニングして第１の金属配線17を 形成する。次に、全面に酸化膜18を形成してから、拡散 層12へのコンタクト孔を形成する。次に、配線金属19を 全面に堆積させ、さらにレジスト20を全面に塗布する。 この後、金属配線17の上の酸化膜18の表面が露出するま でエッチバックを行い、第１の金属配線17同士の間に第 ２の金属配線を形成する。 (57) [Abstract] [PROBLEMS] To provide a method for manufacturing a semiconductor device having a wiring structure having a wiring interval narrower than the same layer wiring interval determined by a lithography technique and further capable of easily planarizing an interlayer insulating film. . [Structure] Diffusion layers 11 and 12 are formed on a semiconductor substrate 10. Next, the oxide film 13 is formed on the entire surface. Next, the polycrystalline silicon wiring 14 is formed. Next, the oxide film 15 is formed on the entire surface. Next, the BPSG film 16 is deposited and annealed. next, A contact hole to the diffusion layer 11 is formed, a wiring metal is deposited on the entire surface, and this is patterned to form a first metal wiring 17. Next, an oxide film 18 is formed on the entire surface, and then a contact hole to the diffusion layer 12 is formed. Next, the wiring metal 19 is deposited on the entire surface, and the resist 20 is applied to the entire surface. After that, etching back is performed until the surface of the oxide film 18 on the metal wiring 17 is exposed to form a second metal wiring between the first metal wirings 17.

Inventors

• 👤 Tadashi Matsunou
• 👤 正 松能

Bibliographic Details