Delay locked loop circuit for internally performing duty cycle correction and duty cycle correction method thereof

Abstract

Abstract Translated from Japanese 【課題】　内部でそれ自体でデューティサイクル補正を行うＤＬＬ回路及びそのデューティサイクル補正方法を提供する。 【解決手段】　前記ＤＬＬ回路は上昇エッジを合せるためのループ及び下降エッジを合せるためのループだけでなく、デューティサイクル補正のためのループをさらに備える。したがって前記ＤＬＬ回路は位相混合器なしに遅延同期ループ回路の内部でそれ自体でデューティサイクルを補正する。これにより、広いＤＣＣ範囲を有し、電力消耗が低く、動作周波数に対する制約が少なく、またメモリ装置の特性を向上させうる。 【選択図】　　　図３ PROBLEM TO BE SOLVED: To provide a DLL circuit which internally performs duty cycle correction and a duty cycle correction method thereof. The DLL circuit further includes a loop for adjusting a rising edge and a loop for adjusting a falling edge, as well as a loop for correcting a duty cycle. Therefore, the DLL circuit corrects the duty cycle by itself inside the delay locked loop circuit without a phase mixer. Accordingly, the memory device has a wide DCC range, low power consumption, few restrictions on an operating frequency, and can improve characteristics of a memory device. [Selection diagram] FIG.

Inventors

• 👤 Geun-Hee Cho
• 👤 趙　根　▲ヒー▼
• 👤 Kyu-Hyoun Kim
• 👤 金　圭　現

Bibliographic Details