Semiconductor device, connection structure thereof, and semiconductor device having stacked semiconductor device

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 大容量化、小型化、薄型化の他、高速化をも 実現し得る積層用半導体素子の接続構造、及び、該半導 体素子を積層した半導体装置を提供する。 【解決手段】 導電性バンプを備える半導体素子におい て、半導体素子を貫通して導電性バンプの背面に達する ビアホールが形成されている。そして、ビアホールの内 壁面には、導電性バンプと連続する導電性被膜（Ａｕ又 はＣｕ被膜）が、絶縁層（ＳｉＯ 2 層）を介して形成さ れていて、一方の半導体素子の導電性バンプが、他方の 半導体素子のビアホールに当接して半導体素子が接続さ れている。 [PROBLEMS] To provide a connection structure of a stacking semiconductor element capable of realizing high speed as well as large capacity, miniaturization and thinning, and a semiconductor device in which the semiconductor elements are stacked. SOLUTION: In a semiconductor element having a conductive bump, a via hole penetrating the semiconductor element and reaching the back surface of the conductive bump is formed. A conductive film (Au or Cu film) continuous with the conductive bump is formed on the inner wall surface of the via hole via an insulating layer (SiO 2 layer). The semiconductor element is connected in contact with the via hole of the other semiconductor element.

Inventors

• 👤 Hiroshi Murayama
• 👤 啓 村山
• 👤 Mitsutoshi Azuma
• 👤 光敏 東

Bibliographic Details