CSP type semiconductor device, manufacturing method thereof, and semiconductor module

Abstract

Abstract Translated from Japanese (57)【要約】 （修正有） 【課題】 基板に実装された状態での温度変化によるＳ ｉチップクラック、反りが発生しにくい、ＣＳＰタイプ の半導体装置を提供する。 【解決手段】 ウエハレベルで、端子側の第２のビア部 １６５の形成領域に基板を貫通させない穴を形成する工 程と、端子部を第１のビア部１６０の形成領域として開 口し、且つ、第２のビア部の形成領域である穴部の表面 部を含めて端子側に絶縁層１２０を形成する工程と、絶 縁層上に、給電層１３０を形成する工程と、給電層上 に、配線、第１のビア部、第２のビア部の形成領域に合 せた開口を有する耐めっき性のレジスト層を形成する工 程と、レジスト層の開口部から露出した給電層上に、電 解めっきを施す工程と、レジスト層を剥離後、露出した 給電層を、エッチング除去する工程と、ウエハ基板の端 子側とは反対側を研磨して、穴部を貫通させる工程と、 ウエハ基板の端子側とは反対側の、第２のビア部にバン プ１８０を形成する。 (57) [Summary] (with correction) [Problem] S by temperature change when mounted on a board Provided is a CSP type semiconductor device in which i-chip cracks and warpage hardly occur. SOLUTION: At a wafer level, a step of forming a hole that does not penetrate the substrate in a formation region of a second via portion 165 on the terminal side, opening the terminal portion as a formation region of the first via portion 160, and A step of forming the insulating layer 120 on the terminal side including a surface portion of the hole as a formation region of the second via portion; a step of forming the power supply layer 130 on the insulating layer; Forming a plating-resistant resist layer having an opening corresponding to the formation region of the first via portion and the second via portion, and performing electrolytic plating on the power supply layer exposed from the opening portion of the resist layer A step of, after peeling the resist layer, removing the exposed power supply layer by etching, and a step of polishing the side opposite to the terminal side of the wafer substrate to penetrate the hole, The bump 180 is formed in the second via portion on the side opposite to the terminal side of the wafer substrate.

Inventors

• 👤 Satoru Kuramochi
• 👤 悟 倉持

Bibliographic Details