Semiconductor memory device

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】半導体メモリ装置においてＭＤＱスイッチ及び センスアンプ駆動回路等の付加的な回路をレイアウトす ることによって生じる面積の使用を最小にするレイアウ トを提供する。 【解決手段】メモリセルアレイ内の対応する１つの列の メモリセルにそれぞれ接続されたビットライン対ＢＬ、 ／ＢＬと、このビットライン対ＢＬ、／ＢＬに結合され てデータを感知するセンスアンプ22、24と、ビットライ ン対ＢＬ、／ＢＬに結合されてビットライン対を選択 し、データライン上に相補的なデータを出力する列スイ ッチ25とを備え、センスアンプ22、24と列スイッチ25 は、それらがメモリセルアレイの両側に配置されている 両側回路配置においては、ビットライン対ＢＬ、／ＢＬ のピッチの２倍以下のピッチを有するように半導体チッ プ上にレイアウトされている。 A layout that minimizes the use of area caused by laying out additional circuits such as an MDQ switch and a sense amplifier drive circuit in a semiconductor memory device is provided. A bit line pair connected to a memory cell in a corresponding column in a memory cell array, respectively. / BL, sense amplifiers 22 and 24 coupled to the bit line pair BL and / BL for sensing data, and a bit line pair coupled to the bit line pair BL and / BL to select and complement the data line. A column switch 25 for outputting typical data, and the sense amplifiers 22, 24 and the column switch 25. In a two-sided circuit arrangement in which they are arranged on both sides of a memory cell array, bit line pairs BL, / BL Are arranged on the semiconductor chip so as to have a pitch of twice or less the pitch of the semiconductor chip.

Inventors

• 👤 Daisuke Kato
• 👤 大輔 加藤
• 👤 Yohji Watanabe
• 👤 陽二 渡辺

Bibliographic Details