Patent JP2000352809A successfully refreshed from Google Patents.
← Back to Patent Explorer
JP2000352809A Expired / Lapsed JP ⏱️ 0.0 years remaining

Design method of semiconductor circuit pattern

Assignee: Panasonic Holdings Corp
•
Filing: 1999-06-11
•
Granted: —
•
Expires: 2019-06-11
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from Japanese (57)【要約】 【課題】 応答曲面関数を用いたバラツキ解析手法をリ ソグラフィプロセスのラインパタン設計に適用する際 に、応答曲面関数によるラインパタンの仕上がり線幅CD 特性の予測精度を改善し、CDバラツキ解析および半導体 回路パタン設計の信頼性を向上させる。 【解決手段】 マスクパタンの線幅寸法を応答曲面関数 を用いて設計する方法であり、リソグラフィ工程の目標 とする設計寸法に対して、該当するパタンの両側に隣接 するスペース幅寸法及びリソグラフィ工程における露光 条件とを変数として、これらの変数を第1と第2の変数 の組に分け、第1の変数の組に関する多項式関数を作成 した後、第2の変数の組に関して多項式関数の線形結合 形により応答関数を作成した後、マスクパタンの両側に 隣接するスペース幅寸法並びに露光条件の中の1つ以上 の条件にバラツキを与えて応答関数に代入することによ り、該当パタンの線幅寸法のバラツキを評価する。 (57) [Summary] [Problem] To apply a variation analysis method using a response surface function to a line pattern design of a lithography process, the finished line width CD of the line pattern by the response surface function Improve the prediction accuracy of characteristics and improve the reliability of CD variation analysis and semiconductor circuit pattern design. A method for designing a line width dimension of a mask pattern using a response surface function, wherein a space width dimension adjacent to both sides of a target pattern in a lithography step and a target design dimension in a lithography step. Exposure conditions are used as variables, and these variables are divided into first and second sets of variables. A polynomial function for the first set of variables is created, and then a linear combination of polynomial functions for the second set of variables is created. After the response function is created, the width of the space width adjacent to both sides of the mask pattern and one or more of the exposure conditions are varied and substituted into the response function to thereby vary the line width of the pattern. To evaluate.

Inventors

  • 👤 Akihiko Aida
  • 👤 明彦 合田
  • 👤 Akio Mitsusaka
  • 👤 章夫 三坂
  • 👤 Shinji Odanaka
  • 👤 紳二 小田中

Bibliographic Details

Application Number —
Jurisdiction JP
Data Source google_patents
Last Synchronized 2026-11-08 11:41
CPC Classifications
—

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag