DIGITAL MEMORY
Abstract
Abstract Translated from French a. Circuit intégré comprenant une première et une seconde régions semi-conductrices isolées l'une de l'autre par une jonction de type PN et portées par un substrat commun. b. Circuit camcterisé en ce qu'il comporte un ensemble de transistors de mémoire utilisant la première région semiconductrice comme substrat, uncircuit logique ayant comme substrat la seconde région, le circuit logique répondant aux signaux d'entrée de façon que le substrat des transistors de memoire soit couplé à un ensemble de potentiels pour la sélection des combinaisons de ces signaux. at. Integrated circuit comprising a first and a second semiconductor regions isolated from each other by a PN-type junction and carried by a common substrate. b. Circuit camcterized in that it comprises a set of memory transistors using the first semiconductor region as a substrate, a logic circuit having the second region as a substrate, the logic circuit responding to the input signals so that the substrate of the memory transistors is coupled to a set of potentials for the selection of combinations of these signals.
Inventors
No inventors recorded.
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.