Storage cell arrangement and method for making the same

Abstract

Abstract Translated from German Eine Speicherzellenanordnung umfaßt erste Speicherzellen mit planaren MOS-Transistoren und zweite Speicherzellen mit vertikalen MOS-Transistoren. Die planaren MOS-Transistoren (14a, 13, 14a; 14b, 13, 14b) sind dabei am Boden von und auf der Krone von parallelen, streifenförmigen Gräben (5) angeordnet. Die vertikalen MOS-Transistoren (14a, 9, 14b) sind an den Seitenwänden der Gräben (5) angeordnet. Die Speicherzellenanordnung ist mit einem mittleren Flächenbedarf pro Speicherzelle von 1 F 2 (F: minimale Strukturgröße) herstellbar. A memory cell arrangement comprises first memory cells with planar MOS transistors and second memory cells with vertical MOS transistors. The planar MOS transistors (14a, 13, 14a; 14b, 13, 14b) are arranged on the bottom of and on the crown of parallel, strip-shaped trenches (5). The vertical MOS transistors (14a, 9, 14b) are arranged on the side walls of the trenches (5). The memory cell arrangement can be produced with an average area requirement of 1 F 2 (F: minimum structure size) per memory cell.

Inventors

• 👤 Wolfgang Dr. Rösner
• 👤 Wolfgang Dr. Krautschneider
• 👤 Franz Dr. Hofmann

Bibliographic Details