Patent EP0703616A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0703616A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Manufacturing process of a marking on a semiconductor wafer comprising a buried structure

Assignee: Alcatel Lucent SAS
•
Filing: 1995-08-22
•
Granted: —
•
Expires: 2015-08-22
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French Pour permettre d'aligner bout à bout deux guides d'ondes optiques dont l'un présente la forme d'un ruban enterré dans une plaquette semiconductrice, on utilise un repère latéral longitudinal constitué par le flanc d'une vallée gravée dans cette plaquette et autoaligné sur le ruban formé en premier. Pour réaliser cet autoalignement on dépose dans la zone où le repère doit être formé une couche de protection (4) puis une couche de conservation de position (5), puis une résine photosensible sur ces couches et sur le substrat. Une première attaque sélective élimine la couche de conservation de position sur l'emplacement de la vallée du repère. Enfin une deuxième et une troisième attaques sélectives gravent les canaux latéraux du ruban puis la vallée du repère. To allow the end-to-end alignment of two optical waveguides, one of which has the shape of a ribbon buried in a semiconductor wafer, a longitudinal lateral marker is used, consisting of the side of a valley etched in this wafer and self-aligned with the ribbon formed first. To achieve this self-alignment, a protective layer (4) is then deposited in the area where the mark is to be formed, then a position preservation layer (5), then a photosensitive resin on these layers and on the substrate. A first selective attack eliminates the position conservation layer on the location of the landmark valley. Finally a second and a third selective attacks engrave the lateral channels of the ribbon then the valley of the marker.

Inventors

  • 👤 Franck Mallecot
  • 👤 Lionel Legouezigou
  • 👤 Claude Artigue
  • 👤 Francis Poingt
  • 👤 Denis Leclerc
  • 👤 Frédéric Pommereau

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-08 23:14
CPC Classifications
H; H10; H10W; H10W46/00; Y; Y10; Y10S; Y10S438/00; Y10S438/975

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US4563765A Cited
JPS61100928A Cited
EP0455090A1 Cited
US5157003A Cited
EP0541820A1 Cited
EP0564191A2 Cited
JPH06160656A Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag