Interconnection process of stacked semi-conductors chips and devices
Abstract
Abstract Translated from French Selon le procédé de l'invention, des plaquettes (P) formées chacune de une ou plusieurs pastilles semi-conductrices sont munies de conducteurs (F), fils par exemple, connectés aux plots (Pc) des pastilles et orientés vers les faces latérales de l'empilement, puis les pastilles sont empilées et enrobées dans un matériau (40) susceptible d'être ultérieurement sélectivement éliminé; on découpe ensuite les faces latérales de l'empilement de sorte à faire apparaître les sections (C) des conducteurs précédents (F), on forme sur les faces de l'empilement des connexions (Cx) destinées à interconnecter électriquement les sections de ces conducteurs (F), puis on élimine sélectivement le matériau d'enrobage (40). <IMAGE> <IMAGE> According to the method of the invention, wafers (P) each formed from one or more semiconductor wafers are provided with conductors (F), wires for example, connected to the pads (Pc) of the wafers and oriented towards the lateral faces of stacking, then the pellets are stacked and coated in a material (40) capable of being subsequently selectively removed; the lateral faces of the stack are then cut so as to reveal the sections (C) of the preceding conductors (F), connections (Cx) are formed on the faces of the stack intended to electrically interconnect the sections of these conductors (F), then selectively removing the coating material (40). <IMAGE> <IMAGE>
Inventors
- 👤 Christian Val
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.