← Back to Patent Explorer
EP0638933A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Interconnection process of stacked semi-conductors chips and devices

Assignee: Thales SA
•
Filing: 1994-08-05
•
Granted: —
•
Expires: 2014-08-05
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from French Selon le procédé de l'invention, des plaquettes (P) formées chacune de une ou plusieurs pastilles semi-conductrices sont munies de conducteurs (F), fils par exemple, connectés aux plots (Pc) des pastilles et orientés vers les faces latérales de l'empilement, puis les pastilles sont empilées et enrobées dans un matériau (40) susceptible d'être ultérieurement sélectivement éliminé; on découpe ensuite les faces latérales de l'empilement de sorte à faire apparaître les sections (C) des conducteurs précédents (F), on forme sur les faces de l'empilement des connexions (Cx) destinées à interconnecter électriquement les sections de ces conducteurs (F), puis on élimine sélectivement le matériau d'enrobage (40). <IMAGE> <IMAGE> According to the method of the invention, wafers (P) each formed from one or more semiconductor wafers are provided with conductors (F), wires for example, connected to the pads (Pc) of the wafers and oriented towards the lateral faces of stacking, then the pellets are stacked and coated in a material (40) capable of being subsequently selectively removed; the lateral faces of the stack are then cut so as to reveal the sections (C) of the preceding conductors (F), connections (Cx) are formed on the faces of the stack intended to electrically interconnect the sections of these conductors (F), then selectively removing the coating material (40). <IMAGE> <IMAGE>

Inventors

  • 👤 Christian Val

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-05 13:44
CPC Classifications
H; H10; H10W; H10W20/00; H10W20/01; H10W90/00; H10W72/00; H10W72/071; H10W72/072; H10W72/07251; H10W72/20; H10W72/60; H10W72/834; H10W72/851; H10W72/874; H10W72/884; H10W90/20; H10W90/231; H10W90/291; H10W90/701; H10W90/721; H10W90/724

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US3239719A Cited
US3746934A Cited
US4525921A Cited
US4868712A Cited
EP0354708A2 Cited
EP0565391A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag