PIN-FET combination with buried P-type layer
Abstract
Abstract Translated from German pin-FET-Kombination mit auf einem Substrat (1) ganzflächig aufgewachsen einer Grundschicht (2), einer ersten Halbleiterschicht (3) als Absorptionsschicht (20-3) bzw. Pufferschicht (30-3), einer zweiten Halbleiterschicht (4) als Kontaktschicht (20-4) bzw. als Kanalschicht (30-4) und einer dritten Halbleiterschicht (5) als Deckschicht, in der das p⁺-Gebiet (20-6) der Fotodiode (20) bzw. der Gate-Bereich (30-6) des FET (30) ausgebildet sind, wobei die Grundschicht (2) im Bereich der Fotodiode (20) undotiert oder n-dotiert und im Bereich des FET (30) p-dotiert ist und im Bereich des FET (30) zwischen der Kanalschicht (30-4) und dem Substrat (1) ein ganzflächiger p-dotierter Schichtanteil (7) vorhanden ist. Pin-FET combination with a base layer (2) grown over the entire surface of a substrate (1), a first semiconductor layer (3) as an absorption layer (20-3) or buffer layer (30-3), a second semiconductor layer (4) as a contact layer (20-4) or as a channel layer (30-4) and a third semiconductor layer (5) as a cover layer in which the p⁺ region (20-6) of the photodiode (20) or the gate region (30- 6) of the FET (30), the base layer (2) being undoped or n-doped in the region of the photodiode (20) and p-doped in the region of the FET (30) and in the region of the FET (30) between the Channel layer (30-4) and the substrate (1) is a p-doped layer portion (7) over the entire surface.
Inventors
- 👤 Helmut Dr. Albrecht
- 👤 Christl Lauterbach
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.