Modular digital communication system

Abstract

Abstract Translated from German Die Hardware des Kommunikationssystems ist in drei hierarchischen Ebenen strukturiert; Peripheriemodule (PER0-PER3) nehmen die Anpassung an un­terschiedliche Endgeräte und Leitungen vor, wobei die Anschluß­baugruppen mittels einer Baugruppen-Prozessorsteuerung an jeweils zwei einem Peripheriemodul zugeordnete PCM-Leitungen (PCM 0,1-PCM 6,7) und an zwei Steuerinformationsleitungen (HDLC0-HDLC3) angeschlossen sind; in einer Vorver­arbeitungsebene ist jedem Peripheriemodul ein Steuerinformations-­Übermittlungsbaustein (HDLC-C0-HDLC-C3) und jeweils zwei solchen Übermittlungsbau­steinen ein Input/Output-Prozessor (IOP 1, IOP 2) zugeordnet; die höchste hier­archische Ebene stellt ein zentraler Steuerprozessor (DP) dar, der mittels eines Multiplexbus (LB) an die Input/Output-Prozessoren und an einen Koppelfeldbaustein (MTS) angeschlossen ist. The hardware of the communication system is structured in three hierarchical levels; Peripheral modules (PER0-PER3) adapt to different end devices and lines, whereby the connection modules by means of a module processor control each on two PCM lines (PCM 0.1-PCM 6.7) assigned to a peripheral module and on two control information lines (HDLC0 -HDLC3) are connected; In a preprocessing level, each peripheral module is assigned a control information transmission module (HDLC-C0-HDLC-C3) and two such transmission modules, an input / output processor (IOP 1, IOP 2); the highest hierarchical level is represented by a central control processor (DP), which is connected to the input / output processors and to a switching matrix module (MTS) by means of a multiplex bus (LB).

Inventors

• 👤 Luc Helsmoortel
• 👤 Jaak Lagrou
• 👤 Jose Glas

Bibliographic Details