Patent EP0335281A2 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0335281A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of making user adapted printed circuit boards

Assignee: KALETO AG
•
Filing: 1989-03-24
•
Granted: —
•
Expires: 2009-03-24
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Vorsehen von mindestens zwei unabhängig von den Kundenwün­schen immer verwendbaren Standardleiterbahnebenenauslegungen 1, 2, von denen die eine Leiterbahnebenenauslegung 1 in vor­gegebener Anordnung eine Anzahl von sich nicht kreuzenden Leiterbahnen 3 und die andere Leiterbahnebenenauslegung 2 in vorgegebener Anordnung eine weitere Anzahl von sich nicht kreuzenden Leiterbahnen 4 enthält, die zumindest teilweise überlappend zu den Leiterbahnen 3 auf der einen Leiterbahn­ebene verlaufend angeordnet werden; Aufbringen von mindestens einer individuellen, d. h. dem jeweiligen Kundenwunsch entsprechenden Isolationsschicht 5 mit Kontaktfenstern 8 für eine Zwei- oder Mehrebenen-Verdrah­tung zur Verbindung der für die Schaltung vorgesehenen Kom­ponenten, wobei die Kontaktfenster 8 an Stellen 9 der Leiter­bahnkreuzungen und/oder Leiterbahnüberlappungen zwischen den Leiterbahnen 3, 4 der Standardleiterbahnebenenauslegungen 1, 2 vorgesehen werden; Aufbringen mindestens der weiteren Standardleiterbahnebenen­auslegung 2 durch Siebdruck; und gegebenenfalls Aufbringen weiterer Isolationsschichten 5' mit Kontaktfenstern sowie weiteren Standardleiterbahnebenen. Provision of at least two standard interconnect level designs 1, 2 which can always be used independently of the customer's wishes, of which one interconnect level layout 1 in a predetermined arrangement contains a number of non-intersecting interconnects 3 and the other interconnect level layout 2 in a predetermined arrangement contains a further number of non-intersecting interconnects 4 which are arranged at least partially overlapping to the conductor tracks 3 on the one conductor track level; Application of at least one individual insulation layer 5 with contact windows 8 for two-level or multi-level wiring for connecting the components provided for the circuit, the contact window 8 at points 9 of the conductor crossings and / or conductor overlaps between the Conductor tracks 3, 4 of the standard conductor track level designs 1, 2 are provided; Application of at least the further standard conductor level 2 by screen printing; and if necessary, applying further insulation layers 5 'with contact windows and further standard conductor track levels.

Inventors

  • 👤 Antonio Dr. Simone

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-02 18:21
CPC Classifications
H; H05; H05K; H05K3/00; H05K3/46; H05K3/4644; H05K3/4664; H05K1/00; H05K1/02; H05K1/0286; H05K1/0287; H05K1/0289; H10; H10W; H10W42/00; H10W42/40; H10W70/00; H10W70/60; H10W70/611; H10W70/62; H10W70/641; H05K1/09; H05K1/092; H05K1/095; H05K2203/00; H05K2203/06; H05K2203/068; H05K2203/10; H05K2203/107; H05K3/0011; H05K3/0017

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag