Method of manufacturing a MESFET with self aligned gate
Abstract
Abstract Translated from German Verfahren zur Herstellung eines MESFET mit einem Gate, das sowohl bezüglich der Source- und Drain-Bereiche als auch bezüglich der zugehörigen Metallisierungen selbstjustiert ist, wobei nach Dotierung des Trägersubstrates (1) ganzflächig eine erste Metallschicht (21), eine erste Dielektrikumschicht (31) und eine erste Lackmaskenschicht (41,42) aufgebracht, durch anisotropes Ätzen (a) ein in der Dotierungsschicht (11) einen äußeren Rücksprung (11a) erzeugender Graben ausgebildet, eine zweite Dielektrikumschicht (32) isotrop abgeschieden und anisotrop bis auf Spacer (51,52) rückgeätzt, wobei in der Dotierungsschicht (11) ein innerer Rücksprung (11b) erzeugt wird (double recess), und schließlich das Gate-Metall (22) aufgebracht wird. Method for producing a MESFET with a gate which is self-aligned both with regard to the source and drain regions and with regard to the associated metallizations, with a first metal layer (21) and a first dielectric layer (31) covering the entire surface after doping of the carrier substrate (1) and a first resist mask layer (41, 42) is applied, anisotropic etching (a) forms a trench in the doping layer (11) producing an external recess (11a), a second dielectric layer (32) is isotropically deposited and anisotropically except for spacers (51, 52) etched back, an inner recess (11b) being produced in the doping layer (11) (double recess), and finally the gate metal (22) being applied.
Inventors
- 👤 Josef Dr. Willer
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.