Digital push-pull driver circuit

Abstract

Abstract Translated from German Digitale-Gegentakt-Treiberschaltung mit zwei von einer Daten-Steuerschaltung abwechselnd leitend gesteuerten Ausgangstransistoren (Q₁, Q₂), an deren gemeinsamen Verbindungs­punkt (O) eine zu treibende Last angeschlossen ist. Zwischen die Steuerelektrode eines jeden der beiden Ausgangs­transistoren (Q₁, Q₂) und die Daten-Steuerschaltung ist je eine flankensteilheitsvermindernde, freigabeabhängige Ver­zögerungsschaltung (V₁, V₂) geschaltet. Dabei ist der Ausgang einer jeden Verzögerungsschaltung (V₁, V₂) mit einem Freigabe­eingang der jeweils anderen Verzögerungsschaltung (V₂, V₁) ver­bunden. Die Verzögerungszeiten der beiden Verzögerungs­glieder (V₁, V₂) sind mindestens so lang wie die zeitliche Breite der steilheitsverminderten Impulsflanken. Digital push-pull driver circuit with two output transistors (Q 1, Q 2) alternately conductively controlled by a data control circuit, to the common connection point (O) of which a load to be driven is connected. Between the control electrode of each of the two output transistors (Q₁, Q₂) and the data control circuit, a slope-reducing, release-dependent delay circuit (V₁, V₂) is connected. The output of each delay circuit (V₁, V₂) is connected to an enable input of the other delay circuit (V₂, V₁). The delay times of the two delay elements (V₁, V₂) are at least as long as the time width of the steeply reduced pulse edges.

Inventors

• 👤 Hans Reichmeyer
• 👤 Josef Stockinger

Bibliographic Details