Process for manufacturing a high-voltage resistant PN junction
Abstract
Abstract Translated from German Verfahren zur Herstellung eines pn-Übergangs (11) hoher Spannungsfestigkeit, der einen Halbleiterkörper (1) eines ersten Leitungstyps von einem in diesen eingefügten Halbleitergebiet (10) eines zweiten Leitungstyps trennt. Hierbei wird ein zur Herstellung des Halbleitergebiets (10) dienender Dotierstoff durch eine Grenzfläche (1a) des Halbleiterkörpers (1) in eine oberflächenseitige Zone (2) desselben eingebracht und durch einen Temperschritt tiefer eingetrieben. Zur Erzielung einer allmählichen Annäherung des pn-Übergangs (11) an die Grenzfläche (1a) wird die Zone (2) vor dem Temperschritt durch einen maskierten Ätzvorgang mit einer oder mehreren streifenförmigen Ausnehmungen (4 bis 7) versehen, die entlang der lateralen Begrenzung der Zone (2) oder jeweils in einem etwa konstanten Abstand zu ihr verlaufen. Method for producing a pn junction (11) of high dielectric strength, which separates a semiconductor body (1) of a first conductivity type from a semiconductor region (10) of a second conductivity type inserted into it. In this case, a dopant used to produce the semiconductor region (10) is introduced through an interface (1a) of the semiconductor body (1) into a surface-side zone (2) of the same and is driven in deeper by a tempering step. In order to achieve a gradual approximation of the pn junction (11) to the interface (1a), the zone (2) before the annealing step is provided with a masked etching process with one or more strip-shaped recesses (4 to 7) which run along the lateral boundary of the Zone (2) or each run at an approximately constant distance from it.
Inventors
- 👤 Reinhold Dr. Dipl.-Phys. Kuhnert
- 👤 Hans-Joachim Dr. Dipl.-Phys. Schulze
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.