Patent EP0250722A2 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0250722A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of producing adjacent tubs implanted with different conductivity-type ions for highly integrated CMOS devices

Assignee: Siemens AG
•
Filing: 1987-03-26
•
Granted: —
•
Expires: 2007-03-26
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei einem Verfahren zur Herstellung benachbarter, mit Dotierstoffionen unterschiedlichen Leitungstyps implan­tierter Wannen (9, 11) in mit einer Epitaxieschicht (2) versehenen Siliziumsubstrate (1) wird in die zur Mas­kierung für die n-Wannenbereiche (11) bei der Implan­tation der p-Wannen (9) vorgesehene Siliziumnitrid­schicht (4) gezielt eine laterale Unterätzung (7) mit hoher Selektivität zu den darunterliegenden Schichten (1, 2, 3) eingebracht, so daß sich bei der nachfolgen­den Oxidation die Kante der als Maskierung dienenden Siliziumoxidschicht (8) in Richtung n-Wannen (11) verschiebt. Durch diese Art der selbstjustierten Wannenerzeugung (9, 11) wird der Einfluß der Gegendo­tierung im Bereich der Wannengrenzen deutlich verrin­gert. Zusätzlich kann als Maskierschicht (3, 4) auch unter der Siliziumnitridschicht (4) eine Polysiliium­schicht (16) verwendet werden, die nach der Unterätzung (7) der Siliziumnitridschicht (4) mitaufoxidiert wird und auf diese Weise anstelle des vogelschnabelähnlichen Verlaufs einen kastenförmigen Verlauf des Mas­kieroxids (8) erzeugt, wodurch eine steilere Diffusions­front bei der n-Wanne (11) erreicht wird. Das Verfahren dient der Herstellung hochintegrierter komplementärer MOS-Feldeffekttransistorschaltungen. In a method for producing adjacent wells (9, 11) implanted with dopant ions of different conductivity types in silicon substrates (1) provided with an epitaxial layer (2), the p-wells are masked for the n-well regions (11) during the implantation (9) provided silicon nitride layer (4) specifically a lateral undercut (7) with high selectivity to the underlying layers (1, 2, 3) so that during the subsequent oxidation the edge of the silicon oxide layer (8) serving as masking moves in the direction shifts n-tubs (11). This type of self-adjusted tub generation (9, 11) significantly reduces the influence of counter-doping in the area of the tub boundaries. In addition, a polysilicon layer (16) can also be used as the masking layer (3, 4) under the silicon nitride layer (4), which is also oxidized after the undercut (7) of the silicon nitride layer (4) and in this way instead of the bird's beak-like course a box-shaped course of the Masking oxide (8) generated, whereby a steeper diffusion front is achieved in the n-well (11). The method is used to manufacture highly integrated complementary MOS field-effect transistor circuits.

Inventors

  • 👤 Franz Dr. Neppl
  • 👤 Carlos-Alberto Dr. Mazuré-Espejo

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-31 15:25
CPC Classifications
H; H10; H10D; H10D84/00; H10D84/01; H10D84/0123; H10D84/0126; H10D84/0165; H10D84/0167; H10P; H10P76/00; H10P76/40; H10D84/0191; H10D84/02; H10D84/03; H10D84/038; H10D84/60; H10D84/67; H10D84/673; H10D84/80; H10D84/82; H10D84/83; H10D84/85; H10P14/00; H10P14/40; H10P14/416; H10P14/60; H10P14/61; H10P50/00; H10D84/859; Y; Y10; Y10S; Y10S148/00; Y10S148/117; Y10S438/00; Y10S438/942

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag