Logic circuit

Abstract

Abstract Translated from German Logische Schaltung mit einer Mehrzahl von auf einem dotierten Halbleiterkörper (4) integrierten Feldeffekttransistoren (T1, T3). Zur Erhöhung der Fehlertoleranz ist an wenigstens einem Schaltungseingang (E1) eine schleifenförmig in sich geschlossene Gateleitung (9) vorgesehen, die mit diesem Schaltungseingang (E1) leitend verbunden ist und so ausgebildet ist, daß die Gateelektroden der über den Schaltungseingang anzusteuernden Feldeffekttransistoren (T1, T3) durch Teile der Gateleitung (9) gebildet werden. Logical circuit with a plurality of field effect transistors (T1, T3) integrated on a doped semiconductor body (4). In order to increase the fault tolerance, a loop line (9) which is closed in itself is provided on at least one circuit input (E1) and is conductively connected to this circuit input (E1) and is designed such that the gate electrodes of the field effect transistors (T1, T3) are formed by parts of the gate line (9).

Inventors

• 👤 Siegmar Dipl.-Ing. Köppe

Bibliographic Details