Process for manufacturing of bipolar and complementary MOS-transistors on a common silicon substrate

Abstract

Abstract Translated from German Die Erfindung betrifft ein Verfahren zum gleichzeitigen Herstellen von Bipolar-Transistoren (A) und CMOS-Tran­sistoren (B, C) auf einem Substrat, bei dem bekannte Verfahrensschritte der VLSI (= v ery l arge s cale i nte­gration)-Halbleitertechnologie durch zusätzliche Verfah­rensschritte so modifiziert werden, daß prozeßtechnisch eine Entkopplung der beiden Transistortypen (A/B, C) erreicht wird. Durch die Verwendung eines Schutzoxides (11) über den aktiven Gebieten der CMOS-Transistoren (B, C) während der Herstellung der bipolar-spezifischen Ba­sisbereiche (A) und durch die Verwendung eines Gate-Elek­trodenmaterials (G) in zwei Schichten (14, 15), wobei nur die zweite Schicht (15) für den Emitter- und Kollek­torbereich (E, K) verwendet wird, wird eine Entkopplung von Phosphordotierung (günstig für MOS-Gates) und Arsen­dotierung (günstig für Polysilizium-Emitter) erreicht. Durch Verwendung der bei der Gate-Strukturierung und der Herstellung des Emitterkontaktes vorhandenen Lackmaske auch bei der Herstellung der Source/Drain-Anschlußgebie­te (16) wird der implantierte Phosphor vom Emitterbe­reich (E) ferngehalten. Das Verfahren dient der Herstel­lung von VLSI-Schaltungen mit CMOS- und Bipolar-Tran­sistoren mit hohen Schaltgeschwindigkeiten. The invention relates to a method for the simultaneous production of bipolar transistors (A) and CMOS transistors (B, C) on a substrate, in which known method steps of VLSI (= v ery l arge s cale i ntegration) semiconductor technology by additional method steps be modified so that a decoupling of the two transistor types (A / B, C) is achieved in terms of process technology. By using a protective oxide (11) over the active areas of the CMOS transistors (B, C) during the production of the bipolar-specific base regions (A) and by using a gate electrode material (G) in two layers (14, 15 ), whereby only the second layer (15) is used for the emitter and collector area (E, K), a decoupling of phosphorus doping (favorable for MOS gates) and arsenic doping (favorable for polysilicon emitters) is achieved. The implanted phosphorus is kept away from the emitter region (E) by using the lacquer mask present in the gate structuring and the production of the emitter contact, also in the production of the source / drain connection regions (16). The method is used to manufacture VLSI circuits with CMOS and bipolar transistors with high switching speeds.

Inventors

• 👤 Hans-Christian Dr. Schaber

Bibliographic Details