Repeater for triplicated clock distribution
Abstract
Abstract Translated from French Répéteur pour distribution d'horloge tripliquée chaque horloge (OE1, OE2, OE3) délivrant un signal d'horloge et de synchronisation, le signal d'horloge comportant un signal de synchronisation constitué par une impulsion négative et une impulsion positive chacune ayant une durée églae à la période du signal d'horloge, une horloge étant reliée par au moins un répéteur à un récepteur. Un répéteur comprend un inverseur (1), un circuit d'inversion (2), un circuit de test (3), un circuit de restitution et de décalage (4) et un circuit de régénération (5). Le circuit de test effectue un test de la durée des impulsions pour détecter le signal de synchronisation et délivrer une impulsion suite à la détection. Le circuit de restitution délivre une impulsion de durée égale à une impulsion du signal de synchronisation, décalée de deux périodes du signal d'horloge. Le circuit d'inversion inverse le front entre les deux impulsions du signal de synchronisation et le circuit de génération d'horloge délivre un signal d'horloge et de synchronisation (HMR) en sortie du répéteur. Repeater for triplicated clock distribution each clock (OE1, OE2, OE3) delivering a clock and synchronization signal, the clock signal comprising a synchronization signal consisting of a negative pulse and a positive pulse each having an equal duration to the period of the clock signal, a clock being connected by at least one repeater to a receiver. A repeater includes an inverter (1), an inversion circuit (2), a test circuit (3), a feedback and offset circuit (4) and a regeneration circuit (5). The test circuit performs a pulse duration test to detect the synchronization signal and deliver a pulse upon detection. The reproduction circuit delivers a pulse of duration equal to one pulse of the synchronization signal, shifted by two periods of the clock signal. The inversion circuit reverses the edge between the two pulses of the synchronization signal and the clock generation circuit delivers a clock and synchronization signal (HMR) at the output of the repeater.
Inventors
- 👤 Alain Denhez
- 👤 Françis Hargoaa
- 👤 Jean Aubree
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.