Patent EP0130587A2 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0130587A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Input level converter for a digital MOS circuit

Assignee: Siemens AG
•
Filing: 1984-06-28
•
Granted: —
•
Expires: 2004-06-28
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Für mit TTL-Signalen gesteuerte n-MOS-Digitalschaltungen benötigt man bekanntlich einen Eingagspegelwandler, über den das TTL-Signal an den eigentlichen Eingang der MOS-Schaltung zu legen ist. Eine hierzu gebräuchliche Schaltung ist in Fig. 1 dargestellt. Diese Schaltung bildet einen Schmitt-Trigger und besteht aus fünf MOS-Feldeffekttransistoren und einer Bootstrap-Kapazität. Die Transistoren sind bevorzugt vom n-Kanaltyp und selbstsperrend. Wie nun gemäss der Erfindung erkannt wurde, lässt sich die Schaltung durch zwei weitere und in der aus dem Anspruch 1 ersichtlichen Weise geschaltete Transistoren so verbessern, dass der Ruhestromverbrauch des Pegelwandlers erheblich vermindert wird. Ausserdem lässt sich ein gutes dynamisches Verhalten erreichen, ohne dass hierzu - im Gegensatz zu der bekannten Schattung - ungünstige Grössenverhältnisse in Kauf genommen werden müssen. For n-MOS digital circuits controlled with TTL signals, it is known that an input level converter is required via which the TTL signal is to be applied to the actual input of the MOS circuit. A circuit customary for this is shown in FIG. 1. This circuit forms a Schmitt trigger and consists of five MOS field-effect transistors and a bootstrap capacitance. The transistors are preferably of the n-channel type and self-blocking. As has now been recognized in accordance with the invention, the circuit can be improved by two further transistors switched in the manner shown in claim 1 in such a way that the quiescent current consumption of the level converter is considerably reduced. In addition, good dynamic behavior can be achieved without having to accept - in contrast to the known shading - unfavorable size ratios.

Inventors

  • 👤 Manfred Dipl.-Ing. Bähring

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-07 04:06
CPC Classifications
H; H03; H03K; H03K19/00; H03K19/01; H03K19/017; H03K19/01707; H03K19/01714; H03K19/0175; H03K19/0185; H03K19/018507; H03K3/00; H03K3/02; H03K3/353; H03K3/356; H03K3/3565

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag