Testable coder and decoder apparatus

Abstract

Abstract Translated from German Eine Kodier- und Dekodieranordnung verbindet digitale und analoge Fernsprechleitungen miteinander. Sie enthält in einem Sende- und einem Empfangsweg jeweils eine Mehrzahl von Baugruppen zur Signalverarbeitung. Digital ankommende Signal werden verarbeitet und in analoge Signale umgewandelt. Abgehende analoge Signale werden in digitale Signale umgewandelt und verarbeitet. Eine Mehrzahl von Multiplexern ist vorhanden, die jeweils vor dem Signaleingang einer Baugruppe des Sende- oder Empfangswegs angeordnet sind und an die außerdem Testleitungen angeschlossen sind. Die Multiplexer sind durch Steuersignale so schaltbar, daß vorgewählte Testwege durch die gesamte Anordnung gebildet werden. Dabei enthält jeder Testweg eine bestimmte Kombination von Baugruppen. Über diese Testwege können Testsignale über einzelne Baugruppen gesendet werden, um die Eigenschaften dieser Baugruppen zu überprüfen. Ein weiterer Multiplexer ist am Ende der Testwege angeschlossen und hat die Aufgabe, den jeweils auswählten Testweg mit einem Ausgang der Anordnung zu verbinden. Die Steuereingänge der Multiplexer werden mit Steuersignalen beaufschlagt, von denen vorbestimmte Kombinationen in verschiedenen Speicherplätzen eines Testspeichers abgespeichert sind. Sie können von dort durch Adressierung des betroffenen Speicherplatzes abgerufen werden. Die Speicherplätze des Testspeichers werden von einem Zwischenspeicher aus adressiert, der an einen Datenbus angeschlossen ist, welcher wiederum die entsprechende Adresse des zu adressierenden Speicherplatzes trägt. Der Zwischenspeicher wird von einem Signal aktiviert, das durch einen von außen gesteuerten Adressdekoder abgegeben wird. A coding and decoding arrangement connects digital and analog telephone lines with each other. It contains a plurality of modules for signal processing in one transmission and one reception path. Digitally arriving signals are processed and converted into analog signals. Outgoing analog signals are converted into digital signals and processed. A multiplicity of multiplexers is present, each of which is arranged in front of the signal input of a module of the transmission or reception path and to which test lines are also connected. The multiplexers can be switched by control signals so that preselected test paths are formed through the entire arrangement. Each test route contains a certain combination of modules. These test paths can be used to send test signals via individual modules to check the properties of these modules. Another multiplexer is connected at the end of the test paths and has the task of connecting the respectively selected test path to an output of the arrangement. The control inputs of the multiplexers are acted upon by control signals, of which predetermined combinations are stored in different memory locations of a test memory. They can be called up from there by addressing the memory location concerned. The memory locations of the test memory are addressed from an intermediate memory which is connected to a data bus, which in turn bears the corresponding address of the memory location to be addressed. The buffer is activated by a signal that is emitted by an externally controlled address decoder.

Inventors

• 👤 Milton Rodney Briscoe

Bibliographic Details