Patent EP0151768A2 successfully refreshed from Google Patents.
Patent EP0093786A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0093786A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of making a monolithic integrated circuit with at least one isolated gate field effect transistor and one bipolar transistor

Assignee: TDK Micronas GmbH
•
Filing: 1982-05-06
•
Granted: —
•
Expires: 2002-05-06
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Es wird ein Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem Bipolartransistor (NPN) und mindestens einem IsolierSchicht-Feldeffekttransistor (PMOS) angegeben, bei welchem Verfahren die Dotierungen der Zonen (1, 4, 8; 2, 5, 6; 15, 16) unter Verwendung von Photolackmasken mittels Ionenimplantation in die eine Oberflächenseite eines halbleitenden Substrates (3) eingebracht werden. Das Verfahren der Erfindung macht ferner von einer Oxidationsmaskierungsschicht mit einer zuoberst liegenden Nitridschicht Gebrauch, deren Dicke und Zusammensetzung mit bzw. ohne Nitridschicht der Gateisolatorschicht entspricht. Teile der Oxidationsmaskierungsschicht werden als Maskierung für zwei Ionenimplantationsprozesse mit unterschiedlichen Dosen und Energien bei der Implantation von Dotierungen der Basiszone verwendet, während andere Teile der Oxidationsmaskierungsschicht als Stopperschicht bei der Ätzung der Kontaktöffnungen der Gateelektrode bis auf die Nitridschicht durch eine Fremdoxidschicht (13) dienen, unter der die implantierten Ionen bei erhöhter Temperatur aktiviert werden. The invention relates to a method for producing a monolithically integrated solid-state circuit with at least one bipolar transistor (NPN) and at least one insulating layer field effect transistor (PMOS), in which method the doping of the zones (1, 4, 8; 2, 5, 6; 15, 16) using photoresist masks by means of ion implantation into one surface side of a semiconducting substrate (3). The method of the invention also makes use of an oxidation masking layer with an uppermost nitride layer, the thickness and composition of which corresponds to the gate insulator layer with or without a nitride layer. Parts of the oxidation masking layer are used as a mask for two ion implantation processes with different doses and energies when implanting dopants of the base zone, while other parts of the oxidation masking layer serve as a stopper layer in the etching of the contact openings of the gate electrode down to the nitride layer by a foreign oxide layer (13) below which the implanted ions are activated at elevated temperature.

Inventors

  • 👤 Lothar Dipl.-Phys. Blossfeld

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-02 06:51
CPC Classifications
H; H10; H10P; H10P76/00; H10P76/20; H10D; H10D84/00; H10D84/01; H10D84/0107; H10D84/0109; H10D84/02; H10D84/03; H10D84/038

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US4058887A Cited
FR2358748A1 Cited
GB2056167A Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag