← Back to Patent Explorer
EP0088045A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of forming electroconductive domains in integrated monolithic semiconductor devices, and high package density semiconductor device manufactured by said method

Assignee: LASARRAY HOLDING AG
•
Filing: 1983-02-09
•
Granted: —
•
Expires: 2003-02-09
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei der Herstellung kundenspezifischer integrierter Schaltungen werden handelsübliche Siliziumscheiben mit P-und N- resp. N- und P- Strukturen verwendet, auf welchen je nach Verwendungszweck specifische Kontaktflächen zur Verbindung dieser Stukturen erzeugt werden müssen. Im Gegensatz zu bekannten Technologien werden auf einer Siliziumscheibe galvanisch leitende Bereiche (4) mit standardisierten Aussparungen (6), welche nach einem vorbestimmten Raster (a) angeordnet sind, beispielsweise durch eine Atz- oder Auftragungstechnik erzeugt. Je nach der zu erzielenden Schaltungskonfiguration wird nun zwischen diesen Aussparungen (6) die leitfähige Schicht (4) aus Aluminium mittels ein Elektronen- oder elektromagnetischen Strahls direkt oder indirekt entfernt. Besonders geeignet ist hierfür ein Laser-Strahl, welcher auf einfache Weise positioniert und gesteuert werden kann und zur Belichtung einer photosensitiven Schicht dient. Die Herstellung insularer leitender Bereiche erfolgt anschliessend durch eine Photo-Atztechnik Durch dieses Verfahren kann auf teure anwendungsspezifische Photomasken verzichtet werden. Eine entsprechend hergestellte Halbleiteranordnung weist auf ihrer leitenden Schicht (4) die nach dem vorgegebenen Raster angeordneten Aussparungen (6) auf, die End- und/oder Eckpunkte insularer leitender Bereiche (7) darstellen In the manufacture of customer-specific integrated circuits, commercially available silicon wafers with P and N resp. N and P structures are used, on which, depending on the intended use, specific contact surfaces have to be created for connecting these structures. In contrast to known technologies, galvanically conductive areas (4) with standardized recesses (6), which are arranged according to a predetermined grid (a), are produced on a silicon wafer, for example by an etching or application technique. Depending on the circuit configuration to be achieved, the conductive layer (4) made of aluminum is removed directly or indirectly between these recesses (6) by means of an electron or electromagnetic beam. A laser beam is particularly suitable for this purpose, which can be positioned and controlled in a simple manner and serves to expose a photosensitive layer. Insular conductive areas are then manufactured using a photo-etching technique. This process eliminates the need for expensive, application-specific photomasks. A correspondingly produced semiconductor arrangement has on its conductive layer (4) the cutouts (6) arranged according to the predetermined grid, which represent end and / or corner points of insular conductive regions (7)

Inventors

  • 👤 Richard Percival
  • 👤 Ernst Uhlmann

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-31 23:34
CPC Classifications
H; H10; H10W; H10W20/00; H10W20/01; H10W20/031; H10W20/067; H10W20/068; H10W20/064; H10W20/065; H10W20/40; H10W20/49; Y; Y10; Y10S; Y10S148/00; Y10S148/046; Y10S148/093; Y10S438/00; Y10S438/94

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US4240094A Cited
DE2927824A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag