Method of manufacturing printed circuits
Abstract
Abstract Translated from German Es wird ein Verfahren zur Herstellung von Widerstände und/oder Potentiometerbahnen und/oder Schaltkontaktstellen und/oder Kodierschaltanordnungen integriert enthaltenden Schaltungen beschrieben. Zunächst werden ausgehend von einer als vorläufiger Träger dienenden Metallschicht auf dieser aus einer geeigneten Widerstands- bzw. Leitfähigkeitspaste im gewünschten Lay-out Widerstandsschichten entsprechend den zu integrierenden passiven Schaltungsbauteilen erzeugt, vorzugsweise durch Aufdrucken einer oder mehrerer entsprechender Widerstandspaste (n) im Siebdruckverfahren; im weiteren Verlauf wird das mit dem Widerstands- Lay-out und ggf. mit dem Leitermuster versehene Gebilde zur Aushärtung des Polymer-Widerstandsmaterials einer Wärmebehandlung bei einer ausreichend hohen Temperatur vorzugsweise im Bereich von 180-250°C unterworfen, welche eine optimale mechanische und elektrische Stabilisierung der Widerstandsschichten ergibt; danach wird das ausgehärtete Gebilde aus der mit dem Widerstands-Lay-out und ggf. dem Leitungsmuster versehenen Metallschicht mit der beschichteten Seite auf eine als permanenter Schaltungsträger dienende Isolierstoffplatte vorzugsweise aus einem faserverstärkten Hartpapiermaterial auflaminiert, unter Verwendung eines Epoxydharzklebers; in einem abschließenden Verfahrensschritt wird die als vorläufige Trägerschicht dienende Metallschicht schließlich vollständig oder selektiv abgeätzt. A method for producing resistors and / or potentiometer tracks and / or switching contact points and / or encoding switching arrangements containing integrated circuits is described. First of all, starting from a metal layer serving as a preliminary carrier, resistance layers corresponding to the passive circuit components to be integrated are produced from a suitable resistance or conductivity paste in the desired layout, preferably by printing one or more corresponding resistance paste (s) in the screen printing process; in the further course, the structure provided with the resistance layout and possibly with the conductor pattern for curing the polymer resistance material is subjected to a heat treatment at a sufficiently high temperature, preferably in the range of 180-250 ° C., which provides an optimal mechanical and electrical Stabilization of the resistance layers results; Thereafter, the hardened structure from the metal layer provided with the resistance layout and, if appropriate, the wiring pattern, is laminated with the coated side onto an insulating material plate serving as a permanent circuit carrier, preferably made of a fiber-reinforced hard paper material, using an epoxy resin adhesive; in a final process step, the metal layer serving as the preliminary carrier layer is finally etched away completely or selectively. Die Erzeugung der Leiterbahnen kann entweder im additiven Verfahren auf der beschichteten Seite der als vorläufiger Träger dienenden Metallschicht vor deren Umkehr-Laminierung erfolgen, wobei in dem abschließenden Verfahrensschritt nach der Umkehr-Laminierung die ursprüngliche Träger-Metallschicht vollständig entfernt wird. Alternativ kann die Erzeugung der Leiterbahnen jedoch auch im subtraktiven Verfahren nach der Umkehr-Laminierung des vorläufigen Gebildes auf die permanente Isolierstoff-Trägerplatte erfolgen, und zwar durch abschließende selektive Ätzung der ursprünglichen, als vorläufiger Träger dienenden Metallschicht. The conductor tracks can be produced either in the additive method on the coated side of the metal layer serving as a preliminary carrier before its reverse lamination, the original carrier metal layer being completely removed in the final process step after the reverse lamination. Alternatively, however, the conductor tracks can also be produced in the subtractive method after the provisional structure has been reverse-laminated onto the permanent insulating carrier plate, by final selective etching of the original metal layer serving as the preliminary carrier.
Inventors
- 👤 Peter Dipl.-Chem. Ambros
- 👤 Walter Budig
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.