Patent EP0066730A2 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0066730A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

An isolating layered structure for a gate, process for manufacturing and use of that structure

Assignee: IBM Deutschland GmbH
•
Filing: 1982-05-14
•
Granted: —
•
Expires: 2002-05-14
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Das erfindungsgemäße Verfahren wird im Rahmen der Herstellung von Feldeffekttransistoren eingesetzt und bevorzugt so durchgeführt, daß auf der Oberfläche eines Siliciumsubstrats (1) beispielsweise mittels einer basischen, Aluminium enthaltenden Reinigungslösung eine dünne Aluminiumschicht (2) abgeschieden wird, anschließend thermisch oxidiert wird, wobei sich außer einer Siliciumdioxidschicht (3) eine ungefähr 1 bis 1,5 nm dicke Aluminiumoxid und Siliciumdioxid enthaltende Schicht (4) bildet und schließlich-sofern erwünscht-noch mindestens eine weitere Schicht beispielsweise Si 3 N 4 - (5) oder eine Si 3 N 4 - (5) und eine SiO 2 Schicht aufgebracht werden. Durch einen Zusatz von ungefähr 400 ppb Aluminium zu der Reinigungslösung was dann in der fertigen Struktur einer Aluminiummenge von ungefähr 250 pg/cm 2 Schichtoberfläche gleichzusetzen ist, wird die Schwellspannung V s um ungefähr 470 Millivolt angehoben. The method according to the invention is used in the production of field effect transistors and is preferably carried out in such a way that a thin aluminum layer (2) is deposited on the surface of a silicon substrate (1), for example by means of a basic, aluminum-containing cleaning solution, then is thermally oxidized, with the exception of a silicon dioxide layer (3) forms an approximately 1 to 1.5 nm thick aluminum oxide and silicon dioxide-containing layer (4) and finally - if desired - at least one further layer, for example Si 3 N 4 - (5) or an Si 3 N 4 - (5) and an SiO 2 layer can be applied. The threshold voltage V s is raised by approximately 470 millivolts by adding approximately 400 ppb aluminum to the cleaning solution, which then equates to an aluminum quantity of approximately 250 pg / cm 2 layer surface in the finished structure. Die erfindungsgemäß hergestellte Struktur findet insbesondere Anwendung in N-Kanal-Feldeffekttransistoren vom Anreicherungstyp, welche in großer Zahl und hintereinandergeschaltet auf Halbleitersubstraten in hoher Dichte integriert sind. The structure produced according to the invention is used in particular in N-channel field-effect transistors of the enhancement type, which are integrated in large numbers and in series on high-density semiconductor substrates.

Inventors

  • 👤 Werner Gössler
  • 👤 Anneliese Strube
  • 👤 Manfred Dipl.-Phys. Zurheide

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-09 04:37
CPC Classifications
H; H10; H10D; H10D64/00; H10D64/60; H10D64/66; H10D64/68; H10D64/691; H10D64/01; H10D64/013; H10D64/01302; H10D64/01332; H10D64/01336; H10D64/01344; H10D64/0135; H10D64/681; H10D64/685; H10D64/693; H10P; H10P14/00; H10P14/40; H10P14/46; H10P14/60; H10P14/63; H10P14/6302; H10P14/6304; H10P14/6314; H10D64/01346; H10P14/69; H10P14/692; H10P14/6921; H10P14/69215; H10P14/6938; H10P14/6939; H10P14/69391; Y; Y10; Y10S; Y10S148/00; Y10S148/118

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

No citation records indexed.

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag