Process for the formation and the filling of holes in a layer applied to a substrate
Abstract
Abstract Translated from German Auf der Schicht (12) wird eine dem gewünschten Muster der Löcher (15) entsprechende Maske (3) mit durchgehenden Öffnungen (14) aufgebracht, deren Wände überhängen. Die Schicht (12) wird mit einem Verfahren selektiv geätzt, bei dem der Ätzangriff senkrecht zur Schichtoberfläche erfolgt und gleichzeitig die Maske (3) gedünnt wird, wodurch Löcher (15) erhalten werden, deren Querschnitt zur Maske (3) hin sich vergrößert. Wird anschließend ganzflächig Material (16) zum Füllen der Löcher (15) angebracht, so sind diese vollständig gefüllt, wenn das Material (16) die gleiche Dicke wie Schicht (12) hat, obwohl die Öffnungen über den Lochern mit zunehmender Dicke des Materials (16) immer kleiner werden. Die Schicht (12) besteht bevorzugt aus einem Isoliermaterial, die Maske (3), aus positivem Photolack und das Material (16) aus einem Metall. Das Verlahren wird eingesetzt bei der Herstellung planarer insbesondere mehrlägiger Leiternetze auf Halbleiterstrukturen. A mask (3) corresponding to the desired pattern of the holes (15) with through openings (14), the walls of which overhang, is applied to the layer (12). The layer (12) is selectively etched using a method in which the etching attack takes place perpendicular to the layer surface and at the same time the mask (3) is thinned, as a result of which holes (15) are obtained whose cross section increases towards the mask (3). If material (16) is subsequently applied over the entire surface to fill the holes (15), these are completely filled if the material (16) has the same thickness as layer (12), although the openings above the holes increase with increasing thickness of the material ( 16) get smaller and smaller. The layer (12) preferably consists of an insulating material, the mask (3) consists of positive photoresist and the material (16) consists of a metal. Leaching is used in the production of planar, in particular multi-layer conductor networks on semiconductor structures.
Inventors
- 👤 Holger Moritz
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.