Memory and display system for graphics
Abstract
Abstract Translated from German In einem Prozessor zur Verarbeitung graphischer Information wird ein Speicher (10) aus mehreren verschränkt adressierten Speichermoduln (16) verwendet; zur Beschleunigung der Speicherzugriffe für verschiedene Datenstrukturen, z.B. Datenblöcke oder Datenzeilen, erfolgt in einer Speichersteuerung (15) eine Adressumsetzung der Elemente (z.B. Bytes) eines Datenfelds, so daß die Daten entweder blockweise oder zeilenweise (entsprechend dem Anzeigeformat eines Datensichtgeräts 23) mit einem einzigen Speicherzugriff zugänglich sind. Zur Verringerung der Speicherzugriffsfrequenz bei punktweiser Erzeugung von graphischen Daten (Vektorgenerator 1) ist dem Speicher ein Pufferspeicher (4) mit zwei Hälften vorgeschaltet, deren Inhalt abwechselnd blockweise in den Speicher (10) übertragen wird. A memory (10) comprising a plurality of memory modules (16) addressed in a crossed manner is used in a processor for processing graphic information; to accelerate memory access for different data structures, e.g. Data blocks or data lines, an address conversion of the elements (e.g. bytes) of a data field takes place in a memory controller (15), so that the data can be accessed either in blocks or lines (according to the display format of a data display device 23) with a single memory access. To reduce the memory access frequency when generating graphic data point by point (vector generator 1), the memory is preceded by a buffer memory (4) with two halves, the contents of which are transferred alternately in blocks to the memory (10).
Inventors
- 👤 Dieter Dr. Schütt
- 👤 Manfred Dr. Schwengler
- 👤 Hartmut Ulland
- 👤 Helmut Weis
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
No citation records indexed.
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.