Patent US4968022A successfully refreshed from Google Patents.
Patent US4084573A successfully refreshed from Google Patents.
Patent US1098151A successfully refreshed from Google Patents.
Patent EP0036634A1 successfully refreshed from Google Patents.
← Back to Patent Explorer
EP0036634A1 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method of making a bipolar transistor structure

Assignee: International Business Machines Corp
•
Filing: 1981-03-19
•
Granted: —
•
Expires: 2001-03-19
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Auf die auf ein Halbleitersubstrat (1) epitaktisch aufgebrachte, eine Subkollektorzone (5) enthaltende Halbieiterschicht wird eine mit Störstellen des zweiten Leitungstyps hochdotierte, polykristalline Siliciumschicht (21) aufgebracht. In dieser polykristallinen Siliciumschicht (21) wird ein den Bereich der zu bildenden intrinsischen Basiszone (33) überdeckendes Maskenfenster (24) geöffnet. Durch Anwendung eines thermischen Oxidationsprozesses mit nachfolgendem gerichtetem, reaktivem Ionenätzen wird auf die Seitenflächen des Maskenfensters (24) eine dünne Siliciumdioxidschicht aufgebracht. Durch Diffusion von Störstellen aus der polykristallinen Siliciumschicht (21) bildet sich in dem das Maskenfenster (24) umgebenden Bereich der Halbleiterschicht die exzentrische Basiszone (27), durch die über die polykristalline Siliciumschicht (21) als Basiskontakt die Kontaktierung der intrinsischen Basiszone (33) erfolgt. Anschliessend werden durch das Maskenfenster (24) hindurch die intrinsische Basiszone (33), die Emitterzone (29) und ggf. eine auf der Subkollektorzone (5) aufsitzende Erweiterungszone (31) dieser Subkollektorzone (5) vorzugsweise durch Ionenimplantation geeigneter Störstellen eingebracht. A polycrystalline silicon layer (21) heavily doped with impurities of the second conductivity type is applied to the semiconductor layer which is epitaxially applied to a semiconductor substrate (1) and contains a subcollector zone (5). A mask window (24) covering the region of the intrinsic base zone (33) to be formed is opened in this polycrystalline silicon layer (21). By using a thermal oxidation process with subsequent directed, reactive ion etching, a thin silicon dioxide layer is applied to the side surfaces of the mask window (24). Diffusion of impurities from the polycrystalline silicon layer (21) forms the eccentric base zone (27) in the area of the semiconductor layer surrounding the mask window (24), through which the contacting of the intrinsic base zone (33) via the polycrystalline silicon layer (21) as the base contact he follows. The intrinsic base zone (33), the emitter zone (29) and optionally an extension zone (31) of this subcollector zone (5) seated on the subcollector zone (5) are then introduced through the mask window (24), preferably by ion implantation of suitable defects.

Inventors

  • 👤 Chakrapani Gajanan Jambotkar

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-11-02 12:51
CPC Classifications
H; H10; H10D; H10D10/00; H10D10/40; H10D10/441; H10D62/00; H10D62/10; H10D62/17; H10D62/177; H10D64/00; H10D64/20; H10D64/27; H10D64/281; Y; Y10; Y10S; Y10S148/00; Y10S148/131; Y10S148/145

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

EP0005721A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag