Device for parallel arrangement of very high frequency power transistors
Abstract
Abstract Translated from French L'invention a pour but de résoudre les problèmes posés par la mise en parallèle de transistors de puissance (à très haute fréquence) lorsque le collecteur doit être isolé de la masse, ce qui entraîne l'utilisation de plaquettes d'oxyde de béryllium multiples (à cause de leur fragilité) ainsi que l'introduction d'inductances parasites dues à la complexité des raccordements électriques. A cet effet, quatre transistors (1 à 4) sont soudés sur des plaquettes de Be O portant une série de bornes (14, 24, 34 et 44) occupant une position centrale destinée à être raccordées à une première métallisation placée au dessus (non visible figure 1) et une deuxième série de bornes (11, 21, 31 et 41) à raccorder à une deuxième métallisation également placée au dessus. Les deux métallisations sont placées sur une même plaque de céramique formant le couvercle d'un boîter où les transistors sont soudès à un fond métallique. Application aux amplificateurs à très haute fréquence. The invention aims to solve the problems posed by the paralleling of power transistors (at very high frequency) when the collector must be isolated from the mass, which involves the use of multiple beryllium oxide plates. (because of their fragility) as well as the introduction of parasitic inductances due to the complexity of the electrical connections. To this end, four transistors (1 to 4) are welded onto Be O boards carrying a series of terminals (14, 24, 34 and 44) occupying a central position intended to be connected to a first metallization placed above (not visible in Figure 1) and a second series of terminals (11, 21, 31 and 41) to be connected to a second metallization also placed above. The two metallizations are placed on the same ceramic plate forming the cover of a box where the transistors are welded to a metal bottom. Application to very high frequency amplifiers.
Inventors
- 👤 Jean-Claude Resneau
- 👤 Marius Cirio
- 👤 Jean Doyen
Bibliographic Details
Claims Analysis
Total Claims: 0References Cited (Backward Citations)
USPTO Annuity & Maintenance Windows
Maintenance schedule is calculated for granted US utility patents.